|
|
16 倍频数据率Rambus 的 16 倍频数据率技术支持极高的位传输速率和每设备带宽，同时保持相对较低的系统时钟速度。例如，通过 16 倍频数据率技术，可在系统时钟为 800MHz 的情况下实现高达 12.8Gbps 的信令速率。在 4 字节宽的 DRAM 设备中，可为设备提供 51.2GB/s 的带宽。因为每设备可实现非常高的带宽，意味着可使用更少的设备就能满足目标性能级别，从而减少所需的机板面积和控制器端的接口宽度。这样一来，便可降低系统的复杂性和成本。 背景图形处理器、游戏机和基于多核处理器的 PC 使得对内存带宽的需求越来越高。在 1995 年，游戏机对内存带宽的需求小于 1GB/s，而在最新一代的游戏机中，该需求却激增到了 50GB/s。下一代游戏机预计会需要 300GB/s 以上的内存带宽，才能满足游戏开发商和消费者的期望。 在系统带宽需求方面，显卡市场也呈现出相同的趋势（从 1995 年的 1GB/s 以下，提高到如今的 100GB/s 以上）。预计在下一个十年初期，下一代显卡将需要 500GB/s 以上的内存带宽。 现今的内存带宽使用传统的双倍频数据率 (DDR)（或四倍频数据率内存系统）和宽并行总线实现。由于必须添加更多通道和 I/O 针脚这一难题，因此在未来的应用中使用宽总线将会愈加昂贵，并且难以扩展。同时，宽总线还会消耗大量的电力。 Rambus 的 16 倍频数据率技术提出了一种不同方法。该技术提供一个可扩展的迁移路径，可使用更少的线路以及更有效地使用 I/O 针脚，来获得更快的内存和由此而产生的更高的设备带宽。这降低了复杂性、功耗和成本。 实施 16 倍频数据率技术非常具有挑战性，并且需要创新的支持基础。Rambus 通过其抖动减少技术、非对称等化和增强的 FlexPhase™ 校准技术来应对这些挑战。 什么是 16 倍频数据率技术？16 倍频数据率技术可在每个时钟周期内每 I/O 传输 16 位数据，从而在 800MHz 系统时钟的情况下实现高达 12.8Gbps 的数据率。相比之下，GDDR5 内存系统在使用相同的 800MHz 的时钟时，在每个时钟周期内每 I/O 可传输 4 位数据，传输速率为 3.2Gbps。通过 16 倍频数据率技术，只需使用 GDDR5 系统所需的系统时钟速率的一半，便可实现两倍的数据速率。 
在维持信号完整性的同时，要实现高达 12.8Gbps 的数据速率极其困难。在以这些速率传输数据时，传输 1 个位只需 78.1 微微秒，因此，如果要将位错误率 (BER) 保持在可接受的阈值（10-15，即传输的每 1015 位中有一个位错误）以下，那么抖动减少技术至关重要。 什么是抖动减少技术？抖动是指信号的振幅、相位、位宽或位位置从其理想的位置发生变化。这是高速系统中的一个特殊问题，因为即使是很小的变化也可能会引起严重的时序错误，并增加 BER。 16 倍频数据率技术采用了多种抖动减少技术：
除了这些抖动减少技术以外，Rambus 的 16 倍频数据率技术还采用了非对称等化和增强的 FlexPhase™ 时序调整技术。 非对称等化能抵消 FR4 系统板减弱较高频率多于较低频率的趋势。非对称等化还可用于多 Gbps 数据速率，能够抵消码间干扰 (ISI) － 上一个位剩余的能源对当前位的干扰 － 这类干扰会大幅降低信号的完整性。 非对称等化使用结合了可编程接收线性等化器的转接发射 FIR（有限脉冲响应）过滤器，以执行等化功能。通过分析给定的机板和封装设计，可预测最佳的等化系数，同时，也可在系统初始化序列时，通过自适应算法来优化系数。大部分等化功能的责任在于控制器上，这有助于降低所需的 DRAM 复杂性和成本。 非对称等化使得频率范围内的输出呈线性，从而提高了在多 Gbps 数据率下的信号完整性。 FlexPhase 时序调整根据系统相位响应的实时测量结果，计算从控制器到 DRAM 的链路的最佳发射和接收相位。 对于 16 倍频数据率技术，改进的线性和次微微秒分辨率增强了 FlexPhase 的校准。通过在一系列相位设置中发射测试模式，并注册失败和通过区域之间的界线，控制器能够校准最佳的发射和接收的相位值。然后，会将发射和接收的相位放置在这些界线的中间，以最大程度地增加时序空余。 FlexPhase 校准经过改进后，补偿了封装或 PCB 中的任何静态偏移和决定性抖动的其他来源，从而简化了 DRAM 设计，并且通过允许可变的线路长度，还可降低 PCB 复杂性并减少面积。 要了解抖动减少技术、非对称等化和增强的 FlexPhase 时序调整技术的效果，可参见以下前后对照眼图。 
商业和性能优势
|
|
