核心预取

背景

CPU 时钟速度和架构技术（如管线化和多线程）的快速发展，使每新一代的计算机系统对内存系统带宽的要求越来越高。随着处理器与内存性能之间的差距不断扩大，下一代计算机系统将越来越受其内存系统的限制，尤其是内存系统带宽的限制。这一问题在 20 世纪 80 年代末已经很明显，到了 90 年代变得尤为突出。

提供高内存带宽是一个具有挑战性的问题，而且高产出、大量生产的限制使解决这一问题更加困难。提高内存系统带宽的一种重要方法就是提高 DRAM 接口和储存数据的 DRAM 核心之间的数据传输速率。20 世纪 90 年代早期，Rambus 开发的一项重要创新技术 － 核心预取 － 实现了数据传输速率的提高。核心预取降低了提供高带宽的成本，并为进一步提高带宽提供了上升空间。

什么是核心预取？

提高 DRAM 带宽的基本问题在于提高 DRAM 接口和 DRAM 核心之间的数据传输率。一种可行的方法是提高 DRAM 核心的频率，使其与 DRAM 接口的频率相匹配。但是，这样会增加电路的复杂度、增大芯片尺寸并增加 DRAM 功耗，从而导致制造成本更高而产量更低。核心预取采用不同的方法来解决这一问题，它允许 DRAM 核心以低于 DRAM 接口的速度运行。为了与接口的带宽相匹配，每个核心存取会传输核心中的多位数据，以弥补传输速度的差异。通过这种方法，核心预取能够增加 DRAM 带宽，即使 DRAM 核心被限制为低速运行。

如图 3 所示，核心预取已成为提高现代 DRAM 接口信令速率而广泛采用的方法；通过利用低速度、高产出的 DRAM 核心使这些产品可大量制造。20 世纪 90 年代初制造的第一代 Rambus DRAM 包含 8n 核心预取，允许接口以 DRAM 核心的 8 倍速度传输数据，从而使有效传输速度达到 500MHz。XDR DRAM 将核心预取提高到 16n。最新一代的同步 DRAM 没有使用核心预取，从而使接口传输速度与核心传输速度相同。最近，其他类型的 DRAM（如，DDR 和 DDR2）已包含核心预取，以便在利用低速核心的同时增加接口带宽。DDR DRAM 使用 2n 核心预取，而 DDR2 DRAM 使用 4n 核心预取。

谁将受益？

核心预取通过降低成本实现高 DRAM 带宽，这会使不同人群受益，包括

• DRAM 制造商：通过使核心低速运行来提高产出，从而增加生产的 DRAM 的良品率。
• 控制器设计商：能够使用更少的 DRAM 提供给定级别的带宽，从而减少控制器针脚数和封装成本。
• 系统集成商：提供给定级别带宽的同时，最小化 DRAM 的数量，从而减低材料成本并使某些系统的外形尺寸更小。
• 消费者：由于 DRAM 的产出更高、封装成本更低以及系统需要的 DRAM 数量更少，从而降低了系统成本。