双倍总线速率技术

背景

在当今的许多计算系统中，内存带宽是决定系统总体性能的一个重要因素，并且随着这些系统的发展，其重要性也不断增加。Rambus 开发了一项改善内存系统带宽的技术，即通过提高 DRAM 数据针脚的每针脚信令速率来实现。双倍频数据率 (DDR) SDRAM 就是一种使每针脚数据信令速率加倍的内存设备的例子，方法是在每个时钟周期内，在两个边缘（而非一个）传输数据。尽管这种信令速率能够增加数据针脚的内存带宽，但是，由于地址/控制带宽不足会降低数据传输效率，因此实际系统性能可能不会提高。为了解决这个问题，Rambus 开发了双倍总线速率技术，该创新技术能够同时提高地址/控制和数据带宽，从而使内存系统达到更高的性能水平。

什么是双倍总线速率技术？

图 1 显示了如何通过增加 DRAM 的每针脚数据信令速率来增加内存带宽。图 1 的上半部分显示了突发长度为 4 的单倍内存读取事务中，发送到 DRAM 的地址和控制信息与从 DRAM 返回的数据之间的时序关系。该事务在每个时钟周期的一个边缘传输地址、控制和数据。图 1 的下半部分显示了如何通过将双倍总线速率技术应用到 DRAM 数据针脚，从而增加内存带宽。如图 1 的下半部分所示，双倍总线速率技术可以更加快速地传输数据，从而增加 DRAM 可提供的带宽。

图 2 显示了数据传输率加倍后如何影响地址/控制信息与读取事务数据之间的关系。图 2 的下半部分显示了如何在双倍数据率事务间插入间隔，以及在数据占用内存总线的时间量小于地址和控制信息占用总线的时间量时会出现的问题。在这种情况下，地址/控制带宽不足将导致总线上的数据传输阻塞，从而导致内存带宽减少和性能损失。

通过将双倍总线速率技术应用到地址和控制针脚，也可以解决图 2 中所显示的性能损失的问题。图 3 显示了如何使用双倍总线速率技术平衡地址、控制和数据带宽，从而消除与地址和控制带宽不足有关的问题。如图 3 下半部分所示，与图 2 中插入间隔的事务相比，带宽增加了 50%。增加控制带宽对其他系统也十分有用，例如使用写入掩码的系统。在利用写入掩码的系统中，增加传输到内存的数据量需要指定更多字节掩码控制信息，以便保持对数据掩码的字节粒度级别的支持。通过双倍总线速率技术平衡总线上的地址、控制和时间传输速率，可以消除图 2 中所示的由地址和控制带宽不足导致的性能损失。

谁将受益？

将受益于双倍总线速率技术的人群包括：

• 系统设计商。通过平衡地址、控制和数据带宽，系统设计商能够在其系统中实现超高级别的内存带宽。从而帮助减少为实现给定级别的内存性能所需的 DRAM 数量，并能减少组件数量、简化系统组件布局、布线问题以及散热。
• 系统集成商。对于系统设计商而言，减少为实现给定级别的内存带宽所需的组件数，从而减低系统成本和缩小系统的外形尺寸，是系统集成商的利益来源。