全差分内存架构 (FDMA)

摘要

与单端的内存架构相比，Rambus 的全差分内存架构 (FDMA) 提升了信号完整性和噪声抗扰性。此高品质信令技术提供了超高的数据传输率和出色的内存带宽性能。

FDMA 采用全差分信令 － 使用点对点拓扑结构 － 用于命令/地址 (C/A)、时钟 (CLK) 和数据 (DQ) 通道。该技术是以 XDR™ 内存架构中使用的 DQ 和 CLK 通道的高速差分信令为基础所构建。

差分信令为内存控制器和 DRAM 组件提供强大的通信。该技术本身降低了来自同步开关输出 (SSO) 和串扰的干扰噪声。此外，差分信令还可减少 EMI，这会在以相同数据率或频率运行的单端系统中产生。

结合 Rambus 的 16 倍频数据率技术，并使用 800MHz 的外部时钟时，FDMA 可使 C/A 和 DQ 通道以 12.8Gbps 的信令速率运行。

什么是差分信令？

传统的业界标准内存架构采用单端信令，而信号线路上的电压是与另一线路上的参考电压（通常是地线）相比较。如果所测量的电压（在空余内）与电源电压相同，那么信号被视为“1”；而如果所测量的电压低于参考电压的空余阈值，则被视为“0”。单端信令很容易实施，但是在低电压（现代电子产品中通常如此）下噪声抗扰性有限。由于共享返回线路，其也容易受到来自感应耦合的串扰影响。在高速系统中，这些缺点将全部形成错误，这些错误由误码率 (BER) 测量。

差分信令对每个信号使用两条线路。互补信号是使用小型 DC 电流通过一条线路或另一条来传输的（取决于所需的逻辑水平）。电流在每条线路上通过电阻传递来生成电压，接收器会测量其中的差异。根据其极性，将把信号解读为“1”或“0”。同步开关输出 (SSO) 噪声（电流变化总量的累积值的函数）也会减少，因为无论位是“1”还是“0”，都会产生等量的电流。

差分信令的优势在于，对于在发射器一端给定的电压，会在接收器那一端测量出两倍的电压差（电流环中两条线路之间的电压差）。这是与在传输器和接收器两端具备相同电压（线路与地线之间的电压差，即 0 伏）的单端信令相比较的结果。接收器端两倍的电压意味着需要两倍的噪声才能超出有效电压水平的阈值。

此外，与单端信令相比，差分信令因为其固有的一般模式噪声抑制，而具备卓越的噪声抗扰性。任何耦合到相邻对的其中一个脚的电压噪声都很可能会耦合到另一个脚。因为两个信号之间的差异是由接收器测量，所以，每个脚共同的噪声组件会被有效地取消。

与单端信号相比，差分信令对除了更不容易受噪声影响外，还会产生更少的 EMI。这是因为两条线路中信号级别的更改制造了相对的电磁场，可重叠并相互抵消，从而减少串扰和杂散辐射。

什么是全差分内存架构？

传统的 GDDR 和 DDR 等业界标准内存架构针对数据和命令/地址采用单端信令。然而，由于内存速度提高，并且向 PCB 添加了更多线路以扩展总线宽度，因此噪声和串扰成为了主要的挑战。

Rambus 在 Rambus XDR™ 内存架构中为 DQ 和 CLK 通道引入了差分信令。在 Rambus XDR 内存架构中，为 C/A 线路保留了单端信令，以减少噪声和串扰。然而，16 倍频数据率技术也受益于 DQ、CLK 和 C/A 线路中的差分信令，继而衍生了全差分内存架构 (FDMA)。

差分信令在每个通道使用了两条线路。相比之下，单端系统在每个通道使用了一条线路，并且所有通道共享一条地线。差分信令的最大优势在于多 Gbps 数据率。在这些速度下，单端系统越来越受物理现象（如 SSO 和来自感应耦合的串扰）的限制。此外，在这些数据率下，差分信令所需的功耗和地线信号比单端技术少。Rambus XDR 内存采用差分数据信令，而业界主要的内存和图形内存仍旧采用单端数据信令（即使数据率仅高达 6Gbps）。另外，当与 Rambus 的 FlexLink™ C/A 接口（双线路、点对点 C/A 接口）结合使用时，差分信令更加具有吸引力。

商业和性能优势

• FDMA 提供可扩展的架构，可快速将内存带宽的性能提升至并超过 1TB/s（每秒兆兆字节）。
• 与增加更多线路并封装脚来扩大内存接口宽度以解决更多 DRAM 设备的方案相比，在更高的数据率下，当结合 FlexLink C/A 接口使用时，FDMA 可提供实际且经济高效的备用方案，快速扩展内存带宽。
• FDMA 提高了一般模式噪声抑制，降低了串扰和 EMI 敏感性。
• FDMA 能够减少内存系统所产生的 EMI。
• FDMA 是以其 XDR 架构中使用的 DQ 和 CLK 通道的 Rambus 经过验证的差分信令架构为基础而构建。

FDMA 是 Rambus 的 Terabyte Bandwidth Initiative 的进一步开发。Terabyte Bandwidth Initiative 正在推动未来内存架构所需的信令技术的发展，能够向单台片上系统 (SoC) 设备提供每秒 1 兆兆字节的内存带宽。