FlexPhase™ 时序调整

背景

高级内存解决方案（包括 Rambus XDR™）可利用 FlexPhase™ 技术来提高每针脚信令率。在 XDR 系统中，FlexPhase 技术会预计不同线路上各信号之间的相位差，并管理数据位的传输，以便数据在到达内存设备时就已知发送到内存设备的命令和地址信号之间的时序关系。通过管理因线路长度变化而造成的信号传播时间变化，FlexPhase 还可用来增强传统的 DRAM 架构。

Rambus 解决方案

FlexPhase 通过以下方式提高系统数据率：

• 优化 IO 信号时序以增加时序空余
• 实施传控命令/地址系统架构
• 无需线路长度匹配

FlexPhase 技术无需与电路板（用以支持内存系统）上以及内存设备封装中的线路长度匹配。此类系统简化可通过降低机板和封装成本来增加灵活性。FlexPhase 还可通过动态补偿处理程序变化、芯片时钟偏移、驱动程序/接收器不匹配和时钟驻波影响，消除许多时序偏移问题，从而提高总体系统时序。

FlexPhase 电路技术使内存系统设计更加简单、灵活且节省资金。

在 DRAM 系统中，FlexPhase 电路可用来优化数据和选通脉冲布局。FlexPhase 电路还可用来精确地调整数据、命令、地址和时钟信号之间的时序关系。在传统的 DRAM 架构中，FlexPhase 电路可用来自动校直控制器端的输入信号，以补偿信号到达时间的不确定性。此外，FlexPhase 电路也可用来故意注入一个时序偏移值 －“预先偏移 (preskew)”数据，以便该数据可与命令/地址或时钟信号在同一时间到达 DRAM 设备。FlexPhase 通过调整每个针脚或针脚组的传输和接收相位偏移，可最大程度减少典型内存系统中的系统时序错误。

使用传控架构时，在内存控制器和 DRAM 之间传播数据、选通脉冲、命令、地址和时钟信号所需的时间长短主要是受线路长度（该线路是传播信号的控制器和 DRAM 设备之间的线路）的影响。在传控系统中，命令、地址和时钟信号在不同时间到达各 DRAM，继而导致数据信号在不同时间从各 DRAM 设备传输出来。可在控制器端使用 FlexPhase 来自动校直这些数据信号，以消除由于传控架构和系统的任何固有时序偏移而产生的偏移。同样地，由于命令、地址和时钟信号在不同时间到达各 DRAM，控制器需要对写入操作写入内存设备的数据进行预先偏移，以将内存设备需要写入数据的时间差考虑在内。FlexPhase 可完成该预先偏移操作，同时仍然可消除系统中固有的时序偏移。

FlexPhase 有别于使用嵌入式时钟来执行时序自动校直的传统串行链接技术。此类自动校直技术通常依赖于 8/10 位编码来确保时钟恢复具有足够的转换密度，这些技术需要更多的芯片面积、增加了功耗、提高了延迟并带来了与 8/10 位编码有关的 20% 带宽损失。

FlexPhase 包含系统内时序定性和自我测试功能，能为高性能内存系统提供强力时序分辨率。Rambus 的 XDR 领先内存系统中融合了 FlexPhase，从而产生了 3.2GHz 数据率下 2.5ps 的时序分辨率。

FlexPhase™ 运行

在示例 XDR 系统中执行读取访问操作期间，融合了 FlexPhase 技术的内存控制器可确定并储存传输的控制信号和从各内存设备接收的数据之间的“接收”相位差。然后，会将与各内存设备相对应的相位差用于自动校直在不同时间到达内存控制器的数据信号，从而允许对从各内存设备访问的数据进行适当的重建。

在写入操作期间，会执行相似的流程，确定各内存设备的“传输”相位差并将其储存在内存控制器中。之后，这些传输相位差将用于修改（预先偏移）传输的命令/地址信号和发送到各内存设备的数据之间的时序延迟。下图表示传控内存系统架构中所利用的 FlexPhase 时序预先偏移的示例。

优势

设备优势：
在 GHz 数据率下，FlexPhase 有助于补偿降低内存时序窗口和内存运行性能的制造变化。FlexPhase 方法使内存接口能够以 GHz 速率运行，而不会由于在系统中使用时钟和数据恢复 (CDR) 技术而造成功耗、面积和延迟损失。FlexPhase 还可通过使用数字相位偏移来进行高速芯片接口的空余测试，以提高可测试性。

系统优势：
FlexPhase 技术可通过预计和校准由线路长度和阻抗中的变化所引起的信令相位偏移，从而无需与 PCB 线路长度匹配。FlexPhase 时序调整使内存布局更加简单、紧凑并且更具成本效益。FlexPhase 时序调整提供主要数据信号的系统内测试和定性，从而能够对高速链路进行性能测试。