增强型 FlexPhase™ 时序调整

背景

高级的内存解决方案（包括 Rambus 的 XDR™2 内存架构）利用增强型 FlexPhase™ 技术来将每针脚信令率提高至 6.4Gbps 以上。增强型 FlexPhase 技术会预计不同线路上各信号之间的相位差，并管理数据位的传输，以便数据在到达内存设备时就已知发送到内存设备的命令和地址信号之间的时序关系。通过管理因线路长度变化而造成的信号传播时间变化，增强型 FlexPhase 还可用来增强传统的 DRAM 架构。

Rambus 解决方案

增强型 FlexPhase 可优化 IO 信号时序以增加时序空余，并且无需与数据和命令/地址信号路径中的线路长度匹配，从而提高了系统数据率。在 FlexPhase 创新技术基础上构建的增强型 FlexPhase 增加了以下功能：

• 新的电路创新 － 可提高相位线性并收紧时序分辨率（相较于之前的 FlexPhase 技术）。
• 创新的时序校准算法 － 可优化命令/地址信号在初始化和实际运行中的相位设置。
• 在足够低的程度上，通过统计方式测量误码率 (BER) 的方法 － 可解决所有决定性抖动 (DJ) 来源
• 能够在内存系统的定性过程中测量 BER

增强型 FlexPhase 技术无需与电路板（用以支持内存系统）上以及内存设备封装中的线路长度匹配。此类系统简化可通过降低机板和封装成本来增加灵活性。增强型 FlexPhase 还可通过动态补偿处理程序变化、芯片时钟偏移、驱动程序/接收器不匹配和时钟驻波影响，消除许多时序偏移问题，从而提高总体系统时序。增强型 FlexPhase 可提供 6.4Gbps 以上的信令速率，从而提供这些系统方面的优势。增强型 FlexPhase 电路技术使内存系统设计简单、灵活并节约资金，同时还提供了极高的信令速率。

增强型 FlexPhase 电路还可用来精确地调整数据、命令、地址和时钟信号之间的时序关系。在传统的 DRAM 架构中，增强型 FlexPhase 电路可用来自动校直控制器端的输入信号，以补偿信号到达时间的不确定性。此外，增强型 FlexPhase 电路也可用来故意注入一个时序偏移值 －“预先偏移 (preskew)”数据，以便该数据可与命令/地址或时钟信号在同一时间到达 DRAM 设备。增强型 FlexPhase 电路也同样适用于点对点命令和地址信号。增强型 FlexPhase 通过调整每个针脚或针脚组的传输和接收相位偏移，可最大程度减少典型内存系统中的系统时序错误。

结合 FlexLink™C/A 使用时，增强型 FlexPhase 使差分点对点命令和地址信号能够以全速（相对与数据）运行。增强型 FlexPhase 对来自控制器的 C/A 信号进行预先偏移，以使其到达 DRAM 设备的相位。无需与 C/A 信号的线路长度匹配，同时补偿了系统时序错误。要在系统启动时优化 C/A 信号的相位设置，而 DRAM 和控制器的运行状态还未全面初始化，这一操作尤其具有挑战性。增强型 FlexPhase 融合了建立 C/A 信号通信并加速搜索最佳相位值的校准算法。在实际运行中，增强型 FlexPhase 还可定期细微调整 C/A 信号的时序，而不会影响 DRAM 的运行状态。

正如在 FlexPhase 中一样，增强型 FlexPhase 有别于使用嵌入式时钟来执行时序自动校直的传统串行链接技术。此类自动校直技术依赖于编码方案（如 8/10 位编码）来确保时钟恢复具有足够的转换密度，这些技术需要更多的芯片面积、增加了功耗、提高了延迟并带来了与 8/10 位编码有关的 20% 带宽损失。

增强型 FlexPhase 包含系统内时序定性和自我测试功能，能为高性能内存系统提供高级时序分辨率。在 Rambus 的 XDR 2 领先内存系统中融合了增强型 FlexPhase，该技术在 6.4Gbps 的数据率下具备 1.25ps 的时序分辨率。要达到此水平的时序分辨率，需要具备线性范围内可编程调整的创新边缘布局电路。增强型 FlexPhase 提供了持续范围的时序调整。精确的电路通过一个时钟周期来调整 FlexPhase 时序值，而层级化逻辑可提供多个时钟周期的调整。

增强型 FlexPhase™ 运行

在示例 XDR 系统中执行读取访问操作期间，采用了增强型 FlexPhase 技术的内存控制器确定并储存传输的控制信号和从各内存设备接收的数据之间的“接收”相位差。然后，会将与各内存设备相对应的相位差用于自动校直在不同时间到达内存控制器的数据信号，从而允许对从各内存设备访问的数据进行适当的重建。

在写入操作期间，会执行相似的流程，确定各内存设备的“传输”相位差并将其储存在内存控制器中。之后，这些传输相位差将用于修改（预先偏移）传输的命令/地址信号和发送到各内存设备的数据之间的时序延迟。

在执行读取和写入操作期间，当用于 FlexLink C/A 时，增强型 FlexPhase 会对来自控制器的命令和地址信号进行预先偏移，以使其到达相应内存设备的相位。与数据电路一样，增强型 FlexPhase C/A 电路在信号路径的控制器端实施，以将内存设备的成本和复杂性控制在较低水平。

增强型 FlexPhase 电路可与数据分析软件一起使用，以测量误码率 (BER)。结合了创新校准算法的高精度电路可测量在各相位偏移成功传输的数据。通过定期测量，增强型 FlexPhase 电路使控制器能够收集所需数据，以通过统计方式确定捕获决定性抖动来源（如图形相关的符号间干扰 (ISI)、工作周期失真、定期抖动和随机抖动）的分辨率下的 BER。

优势

设备优势：

在 6.4Gbps 以上的数据率下，增强型 FlexPhase 有助于补偿降低内存时序窗口和运行性能的制造变化。增强型 FlexPhase 技术使内存接口能够以这些高数据率运行，而不会由于在系统中使用时钟和数据恢复 (CDR) 技术而造成功耗、区域和延迟损失。增强型 FlexPhase 还可通过使用数字相位偏移来进行高速芯片接口的空余测试，以提高可测试性。

系统优势：

增强型 FlexPhase 技术可通过预计和校准由线路长度和阻抗中的变化所引起的信令相位偏移，从而无需与 PCB 线路长度匹配。增强型 FlexPhase 时序调整使内存布局更加简单、紧凑并且更具成本效益。增强型 FlexPhase 时序调整提供主要数据和命令/地址信号的系统内测试和定性，从而能够对高速链接进行性能测试。增强型 FlexPhase 使设计者能够以统计方式对内存通道的 BER 进行定性。