传控命令和地址

背景

传统的更低速度的 DRAM 系统使用拓扑结构来将时钟、命令和地址信号分配到多个 DRAM，在该拓扑结构中，这些信号基本上在同一时间传播到系统的所有 DRAM。在此类系统中，命令和地址线路上的传播延迟引起系统中发生时序偏移，从而限制总线的运行频率，并最终影响高速内存系统的性能。虽然时钟、命令和地址到达各 DRAM 的时间偏移很小，但是随着时钟频率不断提高，偏移所造成的影响将变得愈加明显。在此类系统中，偏移所引起的命令/地址 (C/A) 总线上的频率限制将成为努力实现可靠的 GHz 速度内存运行性能的限制因素。

如下所示，从内存控制器到内存设备的飞行时间的变化或“飞行时间偏移”会成为时钟周期很短的高频率系统中的重要因素。如图所示，飞行时间偏移会消耗很大一部分可用周期时间，以致于在以 1GHz 以上的速率运行时，仅剩很少的时间来进行可靠的信号建立时间和保持时间。在以双倍的数据率运行时，这一问题变得更加严重。

要解决飞行时间偏移的问题，常用的解决方案是匹配用于传递命令和地址信号的信号线的线路长度。其中一种技术尝试依赖于叉状的拓扑结构来执行此线路匹配操作。如下所示，在叉状的拓扑结构中，会将命令、地址和时钟信号线路发送到中央节点，然后再从中央节点分配到个别 DRAM。通过提供更接近 DRAM 的信号分配点，线路长度的潜在变化会受限于从中央节点到单独 DRAM 的更短的路径。

此外，传统的 DRAM 拓扑结构的性能受电容性负载所限制。通过增加内存设备来提高模块上的内存容量，可提高 C/A 线的电容性负载，从而限制 C/A 线上的信令率。

Rambus 解决方案

Rambus 专利创新技术通过采用传控架构可解决上述所讨论的飞行时间偏移问题和电容性负载问题。在 Rambus DRAM 系统中融合传控架构可提高内存容量，而不会影响内存数据率。传控架构优化系统传输拓扑结构，可承受时序偏移，并且当结合 FlexPhase™ 电路技术使用时，还可进一步管理任何偏移问题。传控架构提供具有可扩展容量的点对点数据线，而不会影响内存数据率。

在传控架构中，时钟、地址和命令都以源同步方式传输到 DRAM。如上图所示，时钟信号与地址和控制信息一起传播，使这些信号可同时到达各 DRAM 的接口。然而，在此拓扑结构中，这些线上传播的一组信号到达各 DRAM 的时间有细微的差别。如上图所示，信号将在到达 DRAM 1 后不久便到达 DRAM 2，以此类推。由于信号到达 DRAM 接口的时间是按时间分配，所以信号遇到各 DRAM 的输入电容的时间也以类似的方式分配，从而减少了上述讨论的电容性负载问题。降低电容性负载可增强信号完整性，并提供更高的数据率信令。

通过对内存控制器的数据信号采用 FlexPhase 电路技术，可进一步提高数据率。由于到达 DRAM 的控制和地址信号的时间是按时间分配，所以从单独数据线上的 DRAM 接收的相应数据流量也将按时间进行细微地偏移。FlexPhase 电路可用来对这些输入数据信号进行偏移校正。FlexPhase 电路还可用来对从控制器驱动至 DRAM 的数据信号进行预先偏移，以便数据在到达时便已知道命令与地址信号之间的时序关系。

传控命令/地址架构也可在被终止的电路板上使用路由线路，与使用其他拓扑结构相比，能够更好地控制线上阻抗。通过缩短从命令/地址线到内存组件上各 DRAM 设备的支线长度，可减少额外的阻抗不匹配问题。信号线改进的阻抗特性带来更小的信号反射和更少的噪声，从而提供更高频率的信令。

除了提供更高的数据率，传控方法的另一大优势是其高度可扩展性，因为它允许在系统中插入多个附加 DRAM，以满足相关应用的需求。具备添加的 DRAM，传控架构能够维持命令/地址/时钟信号上的高数据率，而其他拓扑结构却受飞行时间偏移、电容性负载和阻抗不匹配的限制。此类非传控拓扑结构通常必须降低命令/地址线上的信令率才能适应添加的 DRAM，从而降低了系统性能。

结合 FlexPhase 电路技术使用时，传控架构使设计者能够放宽对 PCB 线路长度的要求，因为使用 FlexPhase 电路技术可在内存模块上管理时序变化。Rambus 还研发了动态点对点技术，结合 Fly-by 架构使用时，这些技术可使内存升级，同时保持同样的带宽。

什么领域能从中获益？

子系统优势：
Fly-by 架构支持对运行数据率有要求的子系统，与使用传统方法可实现的数据率相比，这些数据率明显要高出很多。使用 Fly-by 架构使设计者能够放宽对 PCB 线路长度的要求，从而使内存子系统布局更简单、更紧凑。

系统优势：
Fly-by 架构使 DRAM 系统能够以 GHz 数据率运行。卓越的 DRAM 系统性能可提高台式机、笔记本电脑、企业服务器和存储、HDTV、游戏系统和手持便携式设备的性能。