基于相位内插器的 CDR

背景

为了通过信号线将数据从一个芯片传输到另一个芯片，接收芯片必须知道何时对从传输芯片接收的数据信号进行采样。在许多系统中，通过与数据信号线相邻的专用时序信号线，从传输芯片发送到接收芯片的时序（时钟）信号来提供此信息。

在信令率相对较低的系统中，接收芯片可直接使用此时序信号的内部缓冲版本，以从数据信号中提取数据。这是在 SDRAM 技术中所使用的方法。然而，在信令率相对较高的系统中，接收芯片通常需要时钟对齐电路，如锁相环 (PLL) 或延迟锁定环 (DLL)。此类电路会生成与接收的时序信号精确对齐的内部采样时钟信号，以从数据信号中提取数据。这是在 RDRAM 和 DDR 技术中所使用的方法。无论是否使用了时钟对齐电路，数据和时序线路都必须进行良好的匹配以消除两者之间的时序偏移，这减少系统的时序空余。

随着数据率的不断增长，要使数据和时序信号线匹配以消除时序偏移也变得越来越困难。此外，需要时序信号线与数据线一起传递时，机板面积和功率方面的成本也会非常高昂。一个比较好的方法是移除时序线，而改为在接收芯片上使用电路，这样只需数据信号本身便可以确定何时对数据信号进行采样，从而更可靠地提取数据。此类电路称为时钟-数据恢复 (CDR) 电路。图 1 显示了具有和不具有时序信号线的芯片与芯片之间的连接示例。

尽管通常使用经过改进的 PLL 来设计 CDR，但是此类基于 PLL 的 CDR 难以设计，因为其功耗和面积方面的成本很高，并且还会受到一些其他因素的限制。例如，在设计基于 PLL 的 CDR 时，设计者必须考虑跟踪数据信号功能和 PLL 的抗干扰能力之间的折中办法。另外，基于 PLL 的 CDR 的动态性能取决于数据信号的内容，并且由于基于 PLL 的 CDR 必须锁定数据信号的频率和相位，因此其锁定时间会很长。基于 PLL 的 CDR 还会受到类似偏移和设备不匹配的影响，这可能会导致接收器电路在移位的、非最佳采样点感知数据信号。最后，对于接收多个数据信号的芯片，还必须为每个数据信号提供专用的基于 PLL 的 CDR。由于这些 PLL 通常需要相对较大的硅面积（如大型滤波电容器），并会浪费相对较多的功率（如多个高速 PLL 组件），因此提供专用的基于 PLL 的 CDR 所需的成本很高。

什么是基于相位内插器的 CDR？

基于相位内插器的 CDR 是由 Rambus 开发的另一种电路架构，与基于 PLL 的 CDR 相比，可提供多项优势。

图 2 显示了基于相位内插器的 CDR 的工作原理，以及比基于 PLL 的 CDR 更具优势的原因。此类型的 CDR 使用 PLL 或 DLL 来实施参考环，该环接受输入的参考时钟信号并产生一组高速时钟信号以作为参考相位使用，这些信号平均地分布在 360 度范围内。然后，会将这些参考相位反馈给 CDR 环，该环包括的电路可选择成对的参考相位并在其间插值，以提供时钟用以恢复来自数据信号的数据。图 3 显示了相位内插的示例：在两个位于不同相位的输入信号之间插入相位，以产生中间相位的输出信号。

由于参考环和 CDR 环相互独立，因此基于相位内插器的 CDR 设计者可以分别优化参考环的抗干扰能力和 CDR 环的跟踪敏捷性。此外，参考环不受数据信号内容的影响，因此潜在允许此类型的 CDR 跟踪更多的数据信号。而且，仅在最初锁定参考时钟信号的启动阶段，参考环的锁定时间才相对较长。在初始锁定时间后，被中断的数据信号无论何时返回，与基于 PLL 的 CDR 相比，基于内插器的 CDR 都能提供更快的重新锁定速度。

基于相位内插器的 CDR 的另一优势在于，通过数字控制的偏移可精确地调整数据采样点。这样可以清除设备不匹配和其他原因所引起的偏移，并允许在系统内测量时序空余，该空余用于从数据信号可靠地提取数据。

最后，在基于相位内插器的 CDR 中，虽然参考环可占用大部分面积并消耗大部分功率，但是，其参考相位也可由接收多个数据信号的芯片上的多个 CDR 环共享。这样一来，每个数据信号的 CDR 功能所需的平均大小和功率将大幅度减少。

谁是受益者？

使用基于相位内插器的 CDR 会使不同的人群获益，其中包括：

• ASIC 供应商：通过利用基于相位内插器的 CDR 来设计 ASIC（包括 Rambus I/O 单元），ASIC 供应商可使 I/O 单元面积更小、功耗更低并且运行更加稳定，从而获益。使用双通道、四通道或其他多通道 I/O 单元时，由于这些单元使用一个参考环来推动多个 CDR 环实施多个 CDR，因此所获得的益处会增加。与其他 CDR 设计需要每通道使用一个 PLL 相比，可大大节省面积和功率。
• 系统集成商：使用基于相位内插器的 CDR 可通过数字对数据采样时钟进行偏移，从而允许在实际运行环境中在系统内对时序空余进行测试。此类系统级测试可提高制造系统的可靠性。
• 消费者：使用基于相位内插器的 CDR 可带来低成本、低功耗、高性能和可测试性等优势，这些优势将最终转化到消费者购买的产品中，使其享受低价格、更长的电池寿命和更好的可靠性。