Terabyte Bandwidth Initiative

Rambus Terabyte Bandwidth Initiative 率先推出新的内存信令技术，该技术有助于开发未来的内存架构，可为一个片上系统 (SoC) 提供每秒一兆字节的内存带宽（1TB = 1,024GB）。这一无与伦比的内存带宽将大幅提升内存性能，从而使未来的内存系统获益颇多。

为实现 1TB/s 的内存带宽，Rambus 已开发出基础的创新技术，其中包括：

• 32 倍频数据率 － 一种新的内存信令技术，每输入时钟周期可传输 32 个数据位；
• 全差分内存架构 (FDMA) － 提供差分信令在 DQ（数据）和 C/A（命令/地址）通道上的优势；
• FlexLink™ C/A － 业界首个全速、可扩展、点对点命令/地址链路。

拥有这些创新技术以及其他通过 Terabyte Bandwidth Initiative 开发的技术，Rambus 将为未来的内存架构提供基础，且未来的内存架构会为下一个十年的游戏、图形和多核计算应用提供增强的性能、更高且可扩展的数据带宽、面积优化和提高的信号完整性。

背景

构建更快的、基于多核处理器的系统需要大幅提升围绕单核处理器构建的系统的内存性能。没有充足的带宽，内存系统将会是让下一代消费和计算系统达到所需的理想性能的绊脚石。例如，图形处理器当前需要高达 128GB/s 的内存带宽，而在不久的将来将需要 500GB/s 的带宽。当前的游戏系统使用 25GB/s 到 50GB/s 的内存带宽。在接下来的 4 - 5 年中，图形和游戏控制台将会把内存带宽需求推动到 1TB/s。

创新技术

Rambus 的 Terabyte Bandwidth Initiative 与突破性创新技术相结合，达到单个片上系统 (SoC) 每秒 1 兆兆字节 (TB/s) 的带宽。专利创新技术包括：

• 32 倍频数据传输率可在每个时钟周期内每 I/O 传输 32 位数据。这是当今 DRAM 产品中普遍使用的双倍频数据传输率 (DDR) 技术数据位的 16 倍。
• 非对称等化使下一代内存系统拥有极高的带宽性能。信号等化非对称地应用到所有的内存控制器 － DRAM 通信链接，并改进了整体信号完整性，同时将复杂性和 DRAM 设备成本降到最低。
• 增强型动态点对点 (DPP) 技术，满足下一代内存系统对性能、可扩展性及容量的需求。DPP 支持 FlexLink 命令/地址 (C/A)，使命令/地址信号具有动态点对点能力。DPP 提供可扩展的内存系统容量和访问粒度。
• 增强型 FlexPhase™ 时序调整使信号之间具有灵活的相位关系，可使数据与时钟精确地片上对齐。增强的 FlexPhase 改进了 FlexPhase 在极高性能内存系统以 10Gbps 甚至更高的数据传输率运行时的敏感度和能力。
• FlexLink C/A 是业界首个全速、可扩展的点对点命令/地址通道。使用单个、差分高速通信通道为 DRAM 提供命令和地址信息。
• 全差分内存架构 (FDMA) 是业界首个在内存控制器和 DRAM 之间的所有关键信号连接上加入差分信令技术的内存架构。FDMA 为高性能内存系统带来更高的速度、更低的噪音和更低的功耗。
• 抖动减少技术提高了极高速通信链接的信号完整性。通过减少抖动，可实现 16Gbps 的内存信令性能，使下一代内存系统达到 TB 级带宽性能水平。