追踪我们:
XDR™ 内存架构
Rambus XDR™ 内存架构是一种使用最少的集成电路，性能便比当今其他标准内存高出几个数量级的整体内存系统解决方案。适用于计算和消费电子产品应用，一个 4 字节宽、6.4Gbps 的 XDR DRAM 组件可提供 25.6GB/s 的峰值内存带宽。
XDR 内存架构中提供突破性能的关键组件是：
- XDR DRAM 是高速内存集成电路，使用数据传输率为 7.2Gbps 的高速接口可将标准 CMOS DRAM 核心涡轮式增压，一台设备便能提供高达 28.8GB/s 的带宽。
- XIO 控制器输入输出单元除了提供 DRAM 所提供的高速信令功能外，还提供了诸如 FlexPhase™ 技术的其他改进技术，这样便无需进行轨迹长度匹配。
- XMC 内存控制器是一个可完全人工合成的逻辑内存控制器，它通过优化以利用革新技术，例如动态点对点技术，它在提供点对点信令的信号完整性优点的同时提供容量扩展。
- XCG 时钟发生器提供系统时钟，它有 4 个可编程输出，可确保满足 XIO 和 XDR DRAM 设备的时钟要求。