追踪我们:
XIO 控制器输入输出单元
XIO 单元
XIO 单元是 XDR™ DRAM 内存设备的高性能、低延迟控制器接口。XIO 输入输出单元采用速度为 7.2Gbps 的八倍频数据传输率 (ODR) 信令，单台 XDR DRAM 设备可支持高达 28.8GB/s 的带宽。可以配置 XIO 来支持多台 XDR 设备，以便提供高要求图形、计算和消费类电子产品应用必需的内存带宽。它可与 XMC 内存控制器联合使用，或与客户的逻辑控制器设计集成。
XIO 宏单元由一个或两个 12 位请求总线时钟 (RQ)、一个控制时钟 (CTL) 和不同数量的 8 位或 9 位（用于 ECC 支持）数据时钟 (DQ) 组成。RQ 时钟为内存子系统提供地址和控制信息。CTL 时钟执行寄存器访问、初始化、维护和可测试性操作。每个 DQ 时钟都能以 7.2Gbps 的数据传输率传输和接收数据。FlexPhase™ 电路支持任意的每针 DQ 传输和接收数据相位，从而无需与系统线路长度匹配。RQ 时钟产生单端信号，而 DQ 时钟传输和接收超低压差分 Rambus 信令电平 (DRSL) 信号。
双模态 XIO
双模态 XIO 1/2 内存控制器已经过优化，能够以卓越的能效提供高性能。双模态 XIO1/2 内存控制器能够支持 XDR 和 XDR 2 DRAM，其能效是 GDDR5 内存控制器的 3.5 倍以上。在 XDR 模式下，双模态 XIO 控制器单元能以 3.2 到 7.2Gbps 的数据传输率向 XSR DRAM 进行传输。在 XDR 2 信令模式下，双模态 XIO 的数据传输率高达 8-10Gbps，甚至更高。
双模态 XIO1/2 控制器的数据传输率具有很高的可扩展性，同时保持其卓越的能效。这是能效与性能的一次突破性结合，使 XDR 和 XDR 2 内存架构成为一款适用于多核计算、图形、游戏和消费电子的理想解决方案。