|
FlexPhase™-Technologie
Die FlexPhase™-Technologie antizipiert die Phasendifferenz zwischen Signalen auf verschiedenen Leiterbahnen und regelt die Übertragung von Bits, sodass die Daten von der Speichereinheit mit einer bekannten Timing-Beziehung relativ zu den Befehls- und Adress-(C/A-)Signalen empfangen werden. FlexPhase-Stromkreise können auf Pro-Gerät- oder Pro-Pin-Basis verwendet werden. Mit dem Ansatz von FlexPhase können Speichersysteme ohne die in Systemen mit CDR-Techniken (Clock and Data Recovery) üblichen negativen Auswirkungen auf Stromverbrauch, Fläche und Latenz im GHz-Bereich arbeiten. Zusätzlich ist durch die FlexPhase-Technologie kein PCB-Trace-Length-Matching notwendig und auch eine Kompensierung von Herstellungsabweichungen möglich. Mit all diesen Vorteilen ermöglicht FlexPhase robustere, stromsparendere, kompaktere und kostengünstigere Implementierungen von Speichersystemen. Weitere Informationen.
DRAM-Micro-Threading
Micro-Threading verbessert die Übertragungseffizienz und effektive Nutzung von DRAM-Bausteinen durch die Verringerung der Zugriffsgranularität. Es ermöglicht eine minimale Übertragungsgröße, die nur ein Viertel so groß ist wie bei DRAM-Bausteinen ohne Threading. Dies wird beim Micro-Threading durch die Verwendung unabhängiger Schaltkreise für Zeilen und Spalten für jeden Quadranten des physikalischen Speicherbereichs erreicht. Die unabhängige Adressierbarkeit jedes Quadranten ergänzt die Threaded-Datenarbeitsauslastung von modernen Grafik- und Multicore-Prozessoren. Ohne Micro-Threading wurden Prefetch-Längen so erweitert, dass die DRAM-Core-Geschwindigkeiten mit den Schnittstellengeschwindigkeiten mithalten können. Allerdings werden dadurch DRAM-Cores bei der Übertragung von Nutzdaten immer ineffizienter. Micro-Threading hält die Gesamtdatenbandbreite des jeweiligen Geräts aufrecht, verbessert die Übertragungseffizienz und verringert den Stromverbrauch pro Transaktion. Weitere Informationen.
Dynamische Punkt-zu-Punkt-Technologie
Herkömmliche Speicherbusse in PCs und auf Servern verwenden mehrere Module durch Verwendung von Multidrop-Datentopologien, die sich leicht aufrüsten lassen und ermöglichen, dass mehrere Module pro Datenbusleitung benutzt werden können. Multidrop-Topologien weisen jedoch bei steigenden Geschwindigkeiten eine verschlechterte Signalintegrität auf, wodurch die Anzahl der Module pro Bus beschränkt ist. Umgekehrt verfügen Punkt-zu-Punkt-Topologien (ein Baustein an jedem Ende der Signalleitung) über eine bessere Signalintegrität und unterstützen höhere Busgeschwindigkeiten. Sie lassen sich jedoch nicht aufrüsten, weil es nicht möglich ist, mehrere Module anzuschließen. Die dynamische Punkt-zu-Punkt-Technologie (DPP) verknüpft die Vorzüge von Punkt-zu-Punkt- und Multidrop-Topologien. So können Speichersysteme entstehen, die mit stabiler Punkt-zu-Punkt-Übertragung arbeiten und gleichzeitig die Flexibilität bieten, Speicherkapazität durch Modul-Upgrades hinzuzufügen. Darüber hinaus erreicht die DPP-Technologie die vollständige Speichersystembandbreite über alle unterstützten Konfigurationen hinaus. DPP gewann die EDN-Auszeichnung zur Innovation des Jahres. Weitere Informationen.
|
32X Data Rate
Die „32X Data Rate“-Technologie von Rambus ermöglicht extrem hohe Datenübertragungsraten und Bausteinbandbreiten bei relativ niedrigem Systemtakt. Beispielsweise können mit der „32X Data Rate“-Technologie bei einem wirtschaftlichen Systemtakt von 800 MHz Signalübertragungsraten von 25,6 Gbps erzeugt werden. In einer 4 Byte breiten Konfiguration erzeugt dies eine Bandbreite von über 100 GB/s von einem einzelnen DRAM-Baustein. 32X Data Rate wurde im Zuge der Terabyte Bandwith Initiative (TBI) von Rambus entwickelt. TBI zeigt die Technologien, welche eine Speicherarchitektur ermöglichen, die ein Terabyte (1024 Gigabyte) Speicherbandbreite mit einem einzigen SoC (System on a Chip), wie einem Mikroprozessor oder GPU, bieten.
FlexClocking™-Architektur
Multigigahertz-Speicherschnittstellen erfordern üblicherweise Timing-Sychronisierungsschaltungen sowohl im Controller als auch auf der Speicherschnittstelle, um aus Takt, Daten und C/A-Signalen resultierende Verzögerungen zu kompensieren. Die FlexClocking™-Architektur platziert kritische Kalibrierungs- und Timing-Schaltungen in der Controller-Schnittstelle, wodurch die Gestaltung der DRAM-Schnittstelle enorm vereinfacht wird. Der Takt wird sowohl an die Controller-Schaltkreisblöcke als auch an den DRAM-Baustein von einem zentralen PLL in der Speicher-Controller-Schnittstelle weitergeleitet und verteilt. Mit dieser innovativen Architektur sind weder DLL noch PLL auf dem DRAM notwendig, wodurch die DRAM-Gestaltung vereinfacht und der Stromverbrauch des Speichers enorm verringert wird. Die FlexClocking-Architektur wurde im Zuge der Entwicklungsinitiative für mobile Speicher [Link] von Rambus entwickelt, die Speichertechnologien mit hohen Bandbreiten und geringem Stromverbrauch für mobile Geräte hervorbringt. Weitere Informationen.
|
|
