Auf einem Phaseninterpolator basierende Taktrückgewinnung

Hintergrund

Um Daten über eine Signalleitung von einem Chip zum anderen zu übertragen, muss der empfangende Chip wissen, wann das vom übertragenden Chip gesendete Datensignal abgetastet werden muss. In vielen Systemen werden diese Informationen durch ein Timing- bzw. Taktsignal vom sendenden Chip an den empfangenden Chip übermittelt, und zwar über eine separate Taktsignalleitung, die sich neben der Datensignalleitung befindet.

In Systemen mit relativ niedrigen Übertragungsraten kann der empfangende Chip direkt eine intern gepufferte Version dieses Taktsignals nutzen, um die Daten aus dem Datensignal zu extrahieren. Diese Methode kommt in der SDRAM-Technologie zum Einsatz. In Systemen mit höheren Übertragungsraten benötigt der empfangende Chip jedoch einen Regelkreis zur Taktangleichung, wie z. B. einen PLL (Phase Locked Loop) oder DLL (Delay Locked Loop). Solche Regelkreise erzeugen ein internes Abtasttaktsignal, das präzise auf das erhaltene Taktsignal abgestimmt ist und dazu dient, Daten aus dem Datensignal zu extrahieren. Diese Methode kommt in der RDRAM- und DDR-Technologie zum Einsatz. Unabhängig davon, ob ein Regelkreis zur Taktangleichung verwendet wird, müssen die Daten- und Taktleitungen gut aufeinander abgestimmt sein, um zeitliche Verzögerungen zwischen ihnen zu vermeiden, wodurch sich wiederum die Timing-Spanne eines Systems verkürzen würde.

Da die Übertragungsraten immer weiter steigen, wird es zunehmend schwieriger, Daten- und Taktsignalleitungen so aufeinander abzustimmen, dass zeitliche Verzögerungen vermieden werden. Darüber hinaus ist die Verlegung einer Taktsignalleitung neben einer oder mehreren Datenleitungen in Hinblick auf Platinenfläche und Stromverbrauch kostspielig. Eine attraktive Option besteht darin, die Taktleitung wegzulassen und stattdessen eine Schaltung auf dem empfangenden Chip zu verwenden, die allein anhand des eigentlichen Datensignals bestimmt, wann das Datensignal abzutasten ist, um die Daten möglichst zuverlässig zu extrahieren. Ein solcher Schaltkreis nennt sich Taktrückgewinnungsschaltung (Clock-Data Recovery, CDR). In Abbildung 1 sind Beispiele für Chip-zu-Chip-Verbindungen mit und ohne Taktsignalleitung dargestellt.

Taktrückgewinnungsschaltungen werden zwar in der Regel mit einem abgewandelten PLL entworfen, doch solche PLL-basierten Taktrückgewinnungsschaltungen sind schwer zu konstruieren sowie auch im Hinblick auf Strom- und Platzbedarf sehr kostspielig. Außerdem sind sie diversen anderen Einschränkungen unterworfen. Beispielsweise muss der Designer bei einer PLL-basierten Taktrückgewinnungsschaltung einen Kompromiss zwischen der Fähigkeit zur Verfolgung des Datensignals und der Rauschunterdrückung des PLL finden. Darüber hinaus hängt die Dynamik PLL-basierter Taktrückgewinnungsschaltungen vom Inhalt des Datensignals ab, und PLL-basierte Taktrückgewinnungsschaltungen haben eine lange Synchronisierdauer, da die Synchronisation sowohl mit der Frequenz als auch mit der Phase des Datensignals erfolgen muss. PLL-basierte Taktrückgewinnungsschaltungen sind des Weiteren analogen Offsets und Baustein-Fehlanpassungen unterworfen, wodurch die Empfängerschaltung das Datensignal unter Umständen an verschobenen, nicht optimalen Abtastpunkten erkennt. Schließlich muss bei Chips, die mehrere Datensignale empfangen, für jedes Datensignal eine eigene PLL-basierte Taktrückgewinnungsschaltung vorhanden sein. Diese Anforderung ist kostspielig, da diese PLLs in der Regel eine relativ große Siliziumfläche benötigen (z. B. bei großen Filterkondensatoren) und einen relativ hohen Energieverlust haben (z. B. bei diversen Hochgeschwindigkeits-PLL-Bauteilen).

Was ist die auf einem Phaseninterpolator basierende Taktrückgewinnung?

Bei einer auf einem Phaseninterpolator basierenden Taktrückgewinnung handelt es sich um eine alternative, von Rambus entwickelte Schaltungsarchitektur, die im Vergleich zur PLL-basierten Taktrückgewinnung diverse Vorteile bietet.

In Abbildung 2 ist dargestellt, wie die auf einem Phaseninterpolator basierende Taktrückgewinnung funktioniert und welche Vorteile sie gegenüber der PLL-basierten Taktrückgewinnung bietet. Bei dieser Art der Taktrückgewinnung wird mit einem PLL oder DLL eine Referenzschleife implementiert, die ein Eingangs-Referenztaktsignal erhält und einen Satz Hochgeschwindigkeits-Taktsignale erzeugt. Diese werden wiederum als Referenzphasen eingesetzt und sind gleichmäßig über 360° verteilt. Diese Referenzphasen werden dann in eine Taktrückgewinnungsschleife eingespeist, die Schaltungen für die Auswahl von Referenzphasenpaaren und für die Interpolation zwischen ihnen umfasst. Diese Schaltungen liefern den Takt für die Rückgewinnung der Daten aus dem Datensignal. In Abbildung 3 ist ein Beispiel für die Phaseninterpolation zwischen zwei Eingangssignalen mit unterschiedlicher Phase dargestellt, die der Erzeugung eines Ausgangssignals mit der dazwischenliegenden Phase dient.

Aufgrund der Trennung zwischen der Referenzschleife und der Taktrückgewinnungsschleife kann derjenige, der eine auf einem Phaseninterpolator basierende Taktrückgewinnung entwirft, sowohl die Rauschunterdrückung der Referenzschleife als auch die Verfolgungsagilität der Taktrückgewinnungsschleife separat optimieren. Zudem hat der Inhalt des Datensignals keine Auswirkungen auf die Referenzschleife, wodurch mit dieser Art der Taktrückgewinnung unter Umständen ein breiteres Spektrum an Datensignalen verfolgt werden kann. Darüber hinaus kommt die relativ lange Synchronisierdauer der Referenzschleife nur beim Systemstart zum Tragen, wenn eine erste Synchronisierung mit dem Referenztaktsignal erfolgt. Nach der anfänglichen Synchronisierdauer bietet die auf einem Phaseninterpolator basierende Taktrückgewinnung eine wesentlich schnellere Resynchronisierung als die PLL-basierte Taktrückgewinnung, wenn das Datensignal nach einer Unterbrechung zurückkehrt.

Ein weiterer Vorzug der auf einem Phaseninterpolator basierenden Taktrückgewinnung besteht darin, dass der Datenabtastpunkt durch einen digital geregelten Offset präzise eingestellt werden kann. Dadurch können durch Baustein-Fehlanpassungen und andere Ursachen entstandene Offsets aufgehoben werden, und die Timing-Spanne, die für eine zuverlässige Extraktion der Daten aus dem Datensignal verfügbar ist, kann im System gemessen werden.

Außerdem kann die Referenzschleife bei einer auf einem Phaseninterpolator basierenden Taktrückgewinnung zwar den Großteil der Fläche belegen und den Großteil der Energie verlieren, doch die Referenzphasen können von mehreren Taktrückgewinnungsschleifen auf Chips gemeinsam genutzt werden, die mehrere Datensignale empfangen. Auf diese Weise lassen sich die durchschnittliche Größe und der Stromverbrauch für die Taktrückgewinnungsfunktion pro Datensignal erheblich reduzieren.

Wer profitiert davon?

Viele verschiedene Gruppen profitieren von der auf einem Phaseninterpolator basierenden Taktrückgewinnung, wie beispielsweise folgende:

• ASIC-Anbieter: Durch Entwerfen von ASICs mit Rambus-I/O-Zellen, die die auf einem Phaseninterpolator basierende Taktrückgewinnung nutzen, profitieren ASIC-Anbieter insofern, als die I/O-Zellen weniger Platz und weniger Energie benötigen und stabiler laufen. Diese Vorteile fallen bei Verwendung von I/O-Zellen mit zwei, vier oder noch mehr Bahnen noch mehr ins Gewicht, da diese Zellen mit einer Referenzschleife mehrere Taktrückgewinnungsschleifen erzeugen. Die Platz- und Energieersparnis kann im Vergleich zur Verwendung eines PLL pro Bahn, wie es bei anderen Taktrückgewinnungsanordnungen nötig ist, enorm sein.
• Systemintegratoren: Da der Datenabtasttakt bei Verwendung der auf einem Phaseninterpolator basierenden Taktrückgewinnung digital versetzt werden kann, können die Timing-Spannen systemintern in der tatsächlichen Betriebsumgebung getestet werden. Durch solche Tests auf Systemebene lässt sich die Zuverlässigkeit der hergestellten Systeme erhöhen.
• Verbraucher: Die Vorteile in Bezug auf Kosten, Energieverbrauch, Leistung und Testbarkeit, die sich durch die auf einem Phaseninterpolator basierende Taktrückgewinnung ergeben, werden in Form von niedrigeren Preisen, längerer Nutzungsdauer der Akkus und höherer Zuverlässigkeit an die Verbraucher weitergegeben.