Besuchen Sie uns:
Innovationen
Rambus verfügt über mehr als 20 Jahre Erfahrung in der Entwicklung und Lizenzierung bahnbrechender Technologien für Halbleiter und Elektroniksysteme. Aus der Arbeit der Wissenschaftler und Entwickler von Rambus ging eine breite Palette an Patenten hervor, die von branchenführenden Unternehmen in den Bereichen Computer, HDTV, Spielesystem und Beleuchtung genutzt werden.
Das Portfolio von Rambus umfasst von den USA wie auch von anderen Ländern ausgegebene Patente. Die vom United States Patents and Trademark Office herausgegebene Liste der US-Patente, die Rambus erteilt wurden, ist nachstehend aufgeführt.
Beispiele für Innovationen von Rambus
| 16X Data Rate | „16X Data Rate“ ist eine Technologie, bei der 16 Datenbits pro Taktzyklus übertragen werden. Das entspricht dem 8-Fachen der heutzutage in vielen DRAM-Produkten verwendeten DDR-Technik (Double Data Rate) und einer doppelt so großen Bit-Transferrate wie beim XDR-Speicher. |
| 32X Data Rate | Mit jedem Taktzyklus werden 32 Datenbits pro I/O übertragen. Das entspricht dem Sechsfachen der heutzutage in vielen DRAM-Produkten verwendeten DDR-Technik (Double Data Rate). 32X Data Rate wurde im Zuge der Terabyte Bandwith Initiative von Rambus entwickelt. |
| Advanced Power State Management (APSM) | Advanced power states in a memory system that enable and disable critical circuitry, such as input receivers and clock circuits, provide an effective way to lower memory system power for various system performance levels. |
| Asymmetrische Entzerrung | Ermöglicht sehr hohe Bandbreiten bei Speichersystemen der nächsten Generation. Die Signalentzerrung wird asymmetrisch über das Verbindungsglied Speicher-Controller - DRAM durchgeführt. Es verbessert insgesamt die Signalintegrität und verringert dabei die Komplexität und die Kosten des DRAM-Bausteins. Asymmetrische Entzerrung wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| Auf einem Phaseninterpolator basierende Taktrückgewinnung | Senkt Kosten, Stromverbrauch und Fläche einer Taktrückgewinnungsschaltung und verbessert die Jitter-Leistung in parallelen und seriellen Hochgeschwindigkeits-Links im Vergleich zur Taktrückgewinnung (CDR) über PLL. |
| Auto Precharge | Erhöht die Effizienz von Speichervorgängen, da keine Vorladebefehle mehr gesendet werden müssen. |
| Clocked DDR Address/Control | Sending address and control information with a double-data-rate signals improves memory performance efficiency and enables higher effective bandwidth. |
| Core Prefetch | Erhöht die Schnittstellenbandbreite und ermöglicht gleichzeitig die Senkung der Core-Frequenz. |
| Differenzialsignalgebung mit sehr geringem Signalhub (Very Low-Swing Differential Signaling; VLSD) | Die Differenzialsignalgebung mit sehr geringem Signalhub (Very Low-Swing Differential Signaling; VLSD) ist eine bidirektionale, massebezogene Differenzialsignalgebungstechnologie, die eine hohe Leistung, niedrigen Stromverbrauch und kostengünstige Lösung für Anwendungen bietet, die sehr große Bandbreiten und erstklassige Energieeffizienz benötigen. |
| Digital CDR mit schneller Rückgewinnung | Ermöglicht schnelle Rückgewinnung bei geringer Latenz aus einem Kleinsignalzustand. |
| DLL zur Taktmultiplikation | Verbessert den Integrationsgrad und die Rauschunterdrückungsfähigkeit von Parallel- und Serial-Links mit hoher Geschwindigkeit. |
| DLL/PLL auf einem DRAM | Steigert die maximale Schaltfrequenz eines Speichersystems durch Optimierung des IO-Timings (Input/Output). |
| Doppelte Busratentechnologie | Verdoppelt die Übertragungsrate aus einem Speicher-Core, ohne dass hierfür höhere Systemtaktfrequenzen erforderlich sind. |
| Double Data Rate Write Masking | Ermöglicht es einem Speicher-Controller, Daten, die kleiner als die programmierte Burst-Länge sind, zu adressieren und zu schreiben. |
| DRSL | Ein Standard für die Differenzialsignalübertragung bei niedriger Spannung und Stromstärke, der die Grundlage für bidirektionale Multi-GHz- und Punkt-zu-Punkt-Datenbusse bildet, die die XIO™-Zelle mit XDR™-DRAM-Bausteinen verbindet. |
| Dual Loop PLL/DLL | Verringert Stromverbrauch, Siliziumfläche und Kosten einer integrierten Schaltung unfgrund eines PLL/DLL. Ermöglicht einem PLL/DLL, mehrere willkürlich ausgewählte Phasen zu fixieren, während wichtige Schaltungen gemeinsam genutzt werden. |
| Dynamische Punkt-zu-Punkt-Technologie | Ermöglicht Speicher-Upgrades und Kapazitätserweiterungen, während die hohe Leistung der Punkt-zu-Punkt-Übertragung beibehalten wird. |
| Erweiterte „FlexPhase™ Timing“-Korrekturen | Ermöglicht flexible Phasenbeziehungen zwischen Signalen, wodurch Datensignale auf dem Chip an den Takt angepasst werden können. Die FlexPhase-Erweiterungen verbessern die Empfindlichkeit und die Einsatzmöglichkeiten von FlexPhase für sehr leistungsfähige Speichersysteme mit Datenübertragungsraten von 10 Gbits und mehr. Das erweiterte FlexPhase wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| Erweiterte dynamische Punkt-zu-Punkt-Technologie | Entspricht den Anforderuyngen der nächsten Generation von Speichersystemen bezüglich Leistung, Skalierbarkeit und Kapazität. DPP unterstützt FlexLink™ C/A. Dies ermöglicht dynamische Punkt-zu-Punkt-Technologie für Befehls- und Adress-Signale. DPP ermöglicht die Skalierung der Kapazität von Speichersystemen und der Zugriffsgranularität. Erweitertes DPP wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| ESD-Schutz bei niedrigen Kapazitäten | Reduziert die Kapazität, um höhere Betriebsfrequenzen zu ermöglichen, während ein zuverlässiger ESD-Schutz (elektrostatische Entladung) sichergestellt ist. |
| External and Self Refresh Address Continuity | Manages refresh addressing with transitions into and out of low power Self Refresh modes in order to improve channel and memory efficiency, as well as reduce controller complexity. |
| FlexClocking™-Architektur | Bei der FlexClocking-Technik handelt es sich um eine Architektur, die asymmetrische Partitionierung anwendet und wichtige Kalibrierungs- und Timing-Schaltungen auf der Controller-Schnittstelle platziert, wodurch die DRAM-Schnittstellengestaltung enorm vereinfacht wird. |
| FlexLink™ C/A-Schnittstelle | Der erste mit voller Geschwindigkeit arbeitende skalierbare Punkt-zu-Punkt-Befehls- und Adresskanal auf dem Markt. FlexLink C/A stellt die Befehls- und Adressinformationen für ein DRAM über einen einzigen differenziellen Hochgeschwindigkeits-Kommunikationskanal bereit. FlexLink C/A wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| FlexMode™ Interface | Enables support of differential and single-ended memory interfaces in a single SoC package design with no additional pins through programmable assignment of signaling I/Os as either data or command/address. |
| FlexPhase™-Timing-Korrekturen | Ermöglicht flexible Phasenbeziehungen zwischen Signalen, wodurch Datensignale auf dem Chip dem Takt angepasst werden können. Die FlexPhase-Technologie ist eine wesentliche Voraussetzung für das Erzielen von hohen Datenübertragungsraten auf Chip-to-Chip-Systemen mit externem Taktsignal. Darüber hinaus verhindern FlexPhase-Timing-Korrekturen, die besonders in Fly-by-Architekturen zum Tragen kommen, Timing-Offsets aufgrund von Abweichungen in Prozessen, Fehlanpassungen von Treiber und Empfänger, Taktsignalverzögerungen auf dem Chip und Auswirkungen von stehenden Wellen. Durch das automatische Zentrieren von Daten und Takt erhalten Designer durch die FlexPhase-Technologie eine schnelle und einfache Design-Lösung für Chip-Verbindungen. |
| Fly-by-Befehl und -Adresse | Fly-by-Befehls- und Adressarchitekturen verbessern die Signalintegrität in Speichersystemen und ermöglichen daher höhere Bitübertragungsraten pro Pin und Datenübertragungsraten im GHz-Bereich. Zusammen mit FlexPhase™-Schaltungen zur Entzerrung von Signalen aus synchronen Quellen erhöht die Fly-by-Befehls- und Adressarchitektur die Speicherbandbreite, hält die Latenz niedrig und macht Clock Encoding überflüssig. Fly-by-Architekturen werden in Speichersystemen von Rambus eingesetzt, um Skalierbarkeit ohne Beeinflussung der Datenübertragungsraten zu erreichen. |
| Gepufferte Module | Erhöhen die Speicherkapazität eines Systems. Erzeugen eine hohe Speicherbandbreite durch Zusammenführung der Leistung mehrerer Speichereinheiten mit niedrigerer Geschwindigkeit. |
| I/O Power Mode Management | Coordinates the control of I/O and clocking circuits to save power for low power modes, such as Deep Power-Down. |
| Jitter-Reduktionstechnologie | Die Jitter-Reduktionstechnologie verbessert die Signalintegrität von sehr schnellen Kommunikations-Links. Durch die Reduktion von Jitter kann die Signalübertragungsgeschwindigkeit des Speichers auf 16 Gbps gesteigert werden, wodurch die Terabyte-Schwelle für die Bandbreite der Speichersysteme der nächsten Generation ermöglicht wird. Die Jitter-Reduktionstechnologie wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| Kalibrierung der On-Die-Terminierung (ODT, Terminierung auf dem Chip) | Bei der On-Die-Terminierung verbessert die Impedanz die Signalübertragungsumgebung durch Reduzierung der mit der Terminierung außerhalb des Chips verbundenen elektrischen Unstetigkeiten. |
| Kalibrierung des Ausgangstreibers | Verbessert Datenübertragungsraten und Systemspannungsbereiche durch Beibehaltung konstanter Stromstärken- oder Spannungspegel, mit externem Präzisionswiderstand als Referenz. |
| Kanalentzerrung | Verbessert die Receive Eye-Größe (die Darstellung der Daten auf der Empfangsseite) und die Systemreserven durch Verringerung der Intersymbol-Interferenzen (ISI) in Parallel- und Serial-Link-Kanälen mit hoher Geschwindigkeit. |
| Late Write/Write-Latenz | Steigert den Durchsatz eines Speicherbauelements durch Reduzierung des Schreib-Lese-Turnarounds innerhalb des Speicher-Cores. |
| Micro-Threading | Verringert Zeilen- und Spaltenzugriffsgranularität, was für Anwendungen, die mit kleinen Datenobjekten arbeiten, einen erheblichen Leistungsvorteil bedeutet. |
| MicroLens® Optics | Light distribution features that provide customizable control of uniformity and ray angle for superior application efficiency. |
| Modul-On-Off-Routing | Senkt die Kosten sowie Pinzahl von Modulen und Anschlüssen und lässt gleichzeitig System-Upgrades zu. |
| Modul-Threading | Modul-Threading verbessert den Durchsatz und die Energieeffizienz eines Speichermoduls durch die Anwendung von Parallelismus auf den Moduldatenzugriff. |
| Modulanschlusskompensation | Steigert die Betriebsfrequenz von Systemen, die Modulanschlüsse verwenden, indem die Impedanzdiskontinuität der elektrischen Verbindung vermindert wird. |
| Modulimpedanzkompensation | Steigert die Betriebsfrequenz eines Moduls durch Vermindern der Diskontinuität, die durch Ladung aufgelöteter Bauelemente verursacht wird. |
| Multi-Data-Rate-Übertragung | Erhöht die Übertragungsrate einer Schnittstelle, ohne dass hierfür höhere Systemtaktfrequenzen benötigt werden. |
| Multi-Level-Signaltechnik für Backplanes | Steigert Datenübertragungsraten und Systemreserven in parallelen und seriellen Hochgeschwindigkeits-Links, die in Kanälen mit beschränkter Frequenz zum Einsatz kommen. |
| Near-Ground-Signaling | „Near-Ground-Signaling“ (NGS) ist eine Single-Ended-Ground-Terminated-Signaltechnologie, die hohe Datenübertragungsraten bei enorm verringerter E/A-Signalübertragungskapazität und Gestaltungskomplexität und bei gleichzeitiger Aufrechterhaltung einer ausgezeichneten Signalintegrität ermöglicht. |
| Octal Data Rate | Mit jedem Taktzyklus werden acht Datenbits übertragen. Das ist das Vierfache der Datenmenge, die mithilfe der aktuellen Speichertechnologien nach dem neuesten Stand der Technik unter Verwendung von DDR (Double Data Rate) übertragen werden kann. |
| PLL mit breitem Frequenzbereich | Vereinfacht Parallel- und Serial-Link-Anwendungen, indem die Möglichkeit geboten wird, die Frequenz kontinuierlich in einem breiten Bereich anzupassen. |
| Programmierbare Lese-Latenz | Ermöglicht einem Speicherbauteil den Betrieb bei höheren Frequenzen durch effizientere Planung der internen Speicher-Timings. |
| Reflexionsunterdrückung | Verbessert die Systemreserven in Umgebungen mit erheblichen Impedanzdiskontinuitäten. |
| SolidCore™ Reflectors | Compact reflectors capable of producing tightly controlled, efficient and high-intensity beams ideal for spotlights. |
| Strobed Write | Improves timing and efficiency of write operations using strobe timing signals. |
| Strobed Write Burst Terminate | Allows a memory controller to write data bursts of arbitrary lengths, increasing bus efficiency. |
| System Flight Time Levelization | Ermöglicht Busspeicher- oder Logiksysteme mit sehr hoher Kapazität, die mit hoher Frequenz arbeiten. Vereinfacht Planung von Lese-/Schreibvorgängen von der Controller-Logik aus. |
| Systeminterne IO-Spanne und -Charakterisierung | Verbessert die Systemzuverlässigkeit und die Systemerträge durch Messung von Signalintegritätsparametern, die zur Einteilung in Geschwindigkeitsklassen herangezogen werden. Optimiert Channel-Spannen und -Testbarkeit durch systeminterne Spannungsbereichs- und Timing-Spannentests für die Channel-Diagnose. |
| Temperature Compensated Self-Refresh | Enables lower memory power during self-refresh by compensating the refresh rate based on temperature. |
| TruEdge™ LED Coupling | LED-to-light guide coupling technology which delivers 93 to 96 % of total LED output to the light guide. |
| Variable Burst-Länge | Steigert die Effizienz der Datenübertragung, da verschieden große Datenmengen über einen Speicher-Lese- oder Schreibvorgang in DRAMs und Flash-Speicher gesendet werden können. |
| VirtuOptic™ Reflectors | Produce a highly collimated, highly efficient light output while delivering precise ray angle control. |
| Vollständig differenzielle Speicherarchitektur (Fully Differential Memory Architecture, FDMA) | Die erste Speicherarchitektur auf dem Markt, die Differenzialsignalübertragung für alle wichtigen Signale zwischen Speicher-Controller und DRAM beinhaltet. FDMA ermöglicht eine höhere Geschwindigkeit, geringeres Rauschen und geringeren Stromverbrauch in Hochleistungsspeichersystemen. FDMA wurde im Zuge der Terabyte Bandwidth Initiative von Rambus entwickelt. |
| Vollständig synchroner DRAM | Ermöglicht präzises Timing aus einem DRAM-System, steigert die Speicherübertragungseffizienz und ermöglicht das System-Pipelining. |
| Writeable Mode Register | Senkt die Systemkosten, indem die optimalen Systemparamter von der Firmware eingestellt werden. |