Serial-Link-Innovationen

Seit mehr als 20 Jahren ist Rambus führend im Bereich der Serial-Link-Technologie für die Bitübertragungsschicht. Rambus war Wegbereiter bei der Verwendung von Serial-Links in Speicherarchitekturen und brachte die Nutzung der Serial-Link-Technologie in Kommunikationsschnittstellen einen großen Schritt voran. Auf der Vielzahl der patentierten Innovationen basiert eine breite Palette an Serial-Links auf Industriestandard, darunter PCI Express, Serial ATA, Serial Attached SCSI (SAS), DisplayPort und USB3.0. Die folgenden Serial-Link-Innovationen bietet Rambus zur Lizenzierung an:

• Vor- und Nachentzerrung für Sender – erhöht die maximale Betriebsfrequenz eines Links durch Ausgleich von Kanalverlusten.
• Phase Lock Loop (PLL) mit breitem Frequenzbereich – vereinfacht Serial-Link-Implementationen durch kontinuierliche Anpassung über einen breiten Frequenzbereich.
• Auf einem Phaseninterpolator basierende Taktrückgewinnung (CDR) – senkt Kosten, Stromverbrauch und Fläche einer Taktrückgewinnungsschaltung und verbessert die Jitter-Leistung in Hochgeschwindigkeits-Links im Vergleich zur Taktrückgewinnung (CDR) über PLL.

Hintergrund

Bei breiten Parallelbussen besteht häufig das Problem, dass sie aufgrund von Laufzeitunterschieden innerhalb eines Datenpaares, Übersprechen und anderen Verbindungsbeeinträchtigungen und physikalischen Beschränkungen nicht auf höhere Bandbreiten und Datenraten skaliert werden können. Serial-Links ermöglichen eine bessere Skalierbarkeit der Leistung, da sie nicht diesen Pin- und Signalbeschränkungen unterliegen. Serial-Link-Technologien werden häufig als SerDes bezeichnet, ein Akronym für Serializer-Deserializer. Das zugrunde liegende Prinzip ist einfach: Parallele Daten (z. B. 8 Bit breit) werden serialisiert (d. h. von parallel nach seriell umgewandelt), Bit für Bit bei einer höheren Datenrate, die proportional zur Serialisierungsrate ist, übertragen und beim Empfänger deserialisiert (von parallel nach seriell konvertiert). Beispielsweise kann ein 8-Bit-Parallelbus, der mit 100 Mbit/s arbeitet, in einen 1-Bit-Übertragungskanal, der mit 800 Mbit/s arbeitet, serialisiert werden.

Serialisierung ermöglicht die Übertragung einer gleichen Menge an Daten über einen engeren Kanal, indem die Frequenz erhöht und zugleich die Anzahl der Pins reduziert wird. Wenn weniger Pins benötigt werden, können kleinere Chips und Bauteile (sowohl für Sender als auch Empfänger) verwendet werden. Die Verbindungsstücke werden physisch kleiner und beim Verbinden von Geräten wird weniger Leiterplattenfläche genutzt, sodass die Gesamtsystemkosten sinken.

Bei Verwendung einer geringeren Anzahl von Pins können außerdem die Übersprecheffekte reduziert werden, was zu einer robusteren Lösung führt. Da Serial-Link-Architekturen jedoch höhere Datenraten benötigen, erhöht sich die Komplexität bei der Schaltkreisentwicklung. Patentierte Innovationen von Rambus im Bereich Mixed-Signal-Schaltkreise, Bauformen und Charakterisierungstechniken berücksichtigen diese Schwierigkeiten beim Entwurf von Hochgeschwindigkeits-Serial-Links und ermöglichen es Entwicklern, von allen Vorteilen der Serial-Link-Technologie zu profitieren.

Innovationen

Über PLLs mit breitem Frequenzbereich, auf einem Phaseninterpolator basierende Taktrückgewinnung (CDR) und Vor- und Nachentzerrung für Sender hinaus bietet Rambus auch die folgenden Serial-Link-Innovationen zur Lizenzierung an:

• Delay-Locked Loop (DLL) zur Taktmultiplikation – verbessert den Integrationsgrad und die Rauschunterdrückungsfähigkeit von Parallel- und Serial-Links mit hoher Geschwindigkeit.
• Entscheidungsrückgekoppelte Entzerrung mit Partial-Response-Verfahren – eine Entzerrungstechnologie, mit der der Empfänger Daten bei einer Datenrate mit mehreren Gigabit empfangen kann, auch wenn das Data Eye am Empfänger vollständig geschlossen ist.
• Datenfilterung – eine CDR-Technik, die Jitter reduziert und stabilere Timing-Referenzen liefert.
• Systemabhängige Signalübertragung – eine optimierte Signalintegrität kann durch Konfiguration von Übertragungsebenen und Entzerrungseinstellungen in Abhängigkeit der Systemkonfiguration erzielt werden.
• Closed-Loop-Kalibrierung – ein Sende- und Empfangssystem kann eine höhere Leistung erzielen, wenn die Kalibrierung mit wiederholten Mustern erfolgt.
• Dual Edge Clocking und Duty Cycle Correction – Dual Edge Clocking (auch bekannt als Double Data Rate bzw. DDR) wird häufig zur Erhöhung der Systemtaktrate unter Beibehaltung eines niedrigen Stromverbrauchs verwendet. Der DDR-Betrieb kann jedoch zu mangelhaften Takt- und Daten-Tastverhältnissen führen. Um die für Hochgeschwindigkeits-Serial-Links erforderliche Flankenplatzierungsgenauigkeit zu erhalten, müssen daher oftmals Schaltkreise zur Tastverhältniskorrektur eingesetzt werden.
• In-Situ-Signalüberwachung – Echtzeitüberwachung des Empfängersignals mittels eines auf dem Chip integrierten Oszilloskops, das die Eingangsdaten erfasst.