Besuchen Sie uns:
Innovationen im Zusammenhang mit der „Terabyte Bandwidth Initiative“
Die „Terabyte Bandwidth Initiative“ ist das neueste der vielen bahnbrechenden technologischen Entwicklungsprogrammen von Rambus. Seit mehr als siebzehn Jahren entwickeln die Techniker-Teams von Rambus neue Programme zur Realisierung schnellerer Signalübertragung und hochentwickelter Systemdesigns. Rambus hat sich der Forschung und Entwicklung auf dem Gebiet der hochentwickelten Hochgeschwindigkeits-Speicherarchitekturen verschrieben und investiert viel in das Design von entsprechenden Schaltungen, Hochgeschwindigkeits-Logikschnittstellen, stromsparenden Schnittstellen, Systemtechnik, Signalintegrität, Verifizierung und Tests. Bis heute haben die Innovationen der Ingenieure und Forscher von Rambus zu weltweit mehr als 1000 angemeldeten und erteilten Patenten geführt.
| Innovationen im Zusammenhang mit der „Terabyte Bandwidth Initiative“ | |
|---|---|
| 32X Data Rate | Mit jedem Taktzyklus werden 32 Datenbits pro I/O übertragen. Das entspricht dem Sechsfachen der heutzutage in vielen DRAM-Produkten verwendeten DDR-Technik (Double Data Rate). |
| Asymmetrische Entzerrung | Ermöglicht sehr hohe Bandbreiten für die Speichersysteme der nächsten Generation. Die Signalentzerrung wird asymmetrisch über das Verbindungsglied Speicher-Controller - DRAM durchgeführt. Dadruch wird insgesamt die Signalintegrität verbessert und werden gleichfalls die Komplexität und Kosten des DRAM-Bausteins verringert. |
| Erweiterte dynamische Punkt-zu-Punkt-Signalübertragung (DPP) 1 | Entspricht den Anforderungen der nächsten Generation von Speichersystemen bezüglich Leistung, Skalierbarkeit und Kapazität. DPP unterstützt FlexLink™ C/A. Dies ermöglicht dynamische Punkt-zu-Punkt-Signalübertragung für Befehls- und Adress-Signale. DPP ermöglicht die Skalierung der Kapazität von Speichersystemen und der Zugriffsgranularität. |
| FlexLink™ C/A | Der erste auf dem Markt befindliche Punkt-zu-Punkt-Befehls- und Adresskanal, der volle Geschwindigkeit ermöglicht und auch skalierbar ist. FlexLink C/A stellt die Befehls- und Adressinformationen für ein DRAM über einen einzigen differenziellen Hochgeschwindigkeits-Kommunikationskanal bereit. |
| Erweiterte FlexPhase™-Timing-Korrekturen1 | Ermöglichen flexible Phasenbeziehungen zwischen Signalen, wodurch Datensignale auf dem Chip an den Takt angepasst werden können. Die FlexPhase-Erweiterungen verbessern die Empfindlichkeit und die Einsatzmöglichkeiten von FlexPhase auf sehr leistungsfähigen Speichersystemen mit Datenübertragungsraten von 10 Gbits und höher. |
| Vollständig differenzielle Speicherarchitektur (Fully Differential Memory Architecture, FDMA) | Die erste auf dem Markt befindliche Speicherarchitektur, die Differenzialsignalübertragung von allen wichtigen Signalen zwischen Speicher-Controller und DRAM ermöglicht. FDMA erlaubt höhere Geschwindigkeit, geringeres Rauschen und geringeren Stromverbrauch in Hochleistungsspeichersystemen. |
| Jitter-Reduktionstechnologie | Die Jitter-Reduktionstechnologie verbessert die Signalintegrität von sehr schnellen Kommunikations-Links. Durch die Jitter-Reduktion kann die Signalübertragungsgeschwindigkeit des Speichers auf 16 Gbps gesteigert werden, was der Bandbreiten-Terabyte-Schwelle von Speichersystemen der nächsten Generation entspricht. |
1 Erweiterte technologische Möglichkeiten für die „Terabyte Bandwidth Initiative“