Modules à mémoire tampon

Contexte

À mesure que les systèmes de mémoire continuent d’évoluer, la bande passante mémoire des systèmes progresse vers de plus hauts niveaux grâce à l’utilisation de bus mémoires plus larges et de débits de signalisation par broche plus élevés. Le coût de la configuration du contrôleur, la complexité du routage de la carte mère et les contraintes du système en terme d’espace rendent difficiles des augmentations supplémentaires de la largeur des bus mémoires et conduisent à une augmentation de l’accent mis sur l’amélioration des débits de signalisation par broche des systèmes de mémoire.

Les systèmes de mémoire conventionnels, tels que ceux des ordinateurs personnels et des stations de travail, nécessitent généralement la prise en charge de plusieurs modules pour permettre de futures mises à niveau de la capacité de mémoire. Les bus mémoires conventionnels prennent en charge plusieurs modules en utilisant des topologies multipoints qui autorisent plus d’un dispositif par câble de bus de données. Cependant, étant donné que les topologies multipoints prennent en charge plusieurs dispositifs par câble de bus de données, le chargement capacitif augmente pour le bus mémoire. De plus, les systèmes de mémoire qui prennent en charge plusieurs modules de mémoire peuvent également avoir de longs câbles de bus et la capacité associée de ces longs câbles de bus augmente davantage le chargement capacitif sur le bus mémoire. Ces augmentations du chargement capacitif réduisent l’intégrité du signal, ce qui limite le débit de signalisation maximal pour ces systèmes de mémoire. Pour atteindre des débits de signalisation par broche plus élevés, les bus mémoires ont tendu vers des longueurs plus courtes et moins de modules. Ces décisions de conception permettent aux débits de signalisation d’augmenter en minimisant les effets du chargement capacitif, mais nécessitent une réduction de la capacité de mémoire et du nombre de mises à jour de la mémoire prises en charge.

Que sont les modules à mémoire tampon ?

Les modules à mémoire tampon permettent aux débits des bus mémoires d’augmenter tout en réduisant le chargement capacitif sur le bus mémoire. Cependant, contrairement aux approches conventionnelles qui limitent les longueurs des bus et le nombre de modules pris en charge, les modules à mémoire tampon prennent en charge une grande capacité de mémoire grâce à l’augmentation du nombre de modules de mémoire.

La Figure 1 illustre le chargement capacitif des systèmes de mémoire conventionnels qui prennent en charge les SDRAM DDR et les SDRAM DDR2. La Figure 1 indique que les câbles de bus de données peuvent avoir plusieurs charges capacitives. Chaque câble de bus de données peut avoir jusqu’à 2 charges capacitives par module de mémoire (une à partir d’une DRAM sur l’avant du module et l’autre à partir d’une DRAM à l’arrière du module dans le cas d’un module double face). À mesure que le nombre de modules pris en charge sur le bus mémoire augmente, le chargement capacitif potentiel sur le bus augmente également.

La Figure 2 indique que certains modules sont physiquement plus éloignés du contrôleur de mémoire que d’autres. À de grandes rapidités de signalisation, les modules qui sont plus éloignés du contrôleur de mémoire auront des latences d’accès supérieures à ceux qui sont plus proches du contrôleur. En raison de cette variation de la latence d’accès, les références de mémoire consécutives qui accèdent à différents modules peuvent encourir une « bulle » sur le bus mémoire, conduisant à une perte d’efficacité. Pour accroître l’efficacité, il est possible de concevoir des mémoires tampons de manière à insérer des retards variables afin d’égaliser les latences d’accès de tous les modules de la mémoire (voir Figure 3). Ce faisant, les références de mémoire consécutives peuvent être mises en pipeline afin d’accroître la bande passante effective du système de mémoire.

Les tampons des modules peuvent également fournir une régénération intégrée de l’horloge et des données. Les signaux s’atténuent lorsqu’ils se propagent dans le bus mémoire. S’ils s’atténuent trop, il est possible que les informations transmises soient perdues. Les mémoires tampon des modules fournissent un mécanisme pratique pour recevoir des signaux d’horloge et de données et les élever jusqu’à leurs niveaux de signalisation d’origine, augmentant ainsi l’intégrité du signal sur le bus mémoire.

Les mémoires tampon des modules autorisent différentes largeurs de bus pour les bus connectant des mémoires tampon de modules (le bus mémoire) et pour les bus connectant une mémoire tampon de module aux DRAM situées sur le module (le bus du module). Pour réduire le nombre de broches, réduire la complexité du routage et économiser l’espace de routage sur une carte mère, le bus mémoire peut être plus étroit que le bus du module. Dans un tel système, il est souhaitable que la bande passante du bus mémoire soit supérieure ou égale à la bande passante du module, c’est-à-dire que le bus mémoire fonctionne à une fréquence supérieure au bus du module. Pour gérer le flux d’informations entre deux bus de largeurs différentes et de fréquences de fonctionnement différentes, les mémoires tampons des modules doivent être capables d’effectuer une conversion efficace de série en parallèle et de parallèle en série.

Qui en bénéficie ?

La réduction du chargement capacitif sur le bus mémoire et l’isolation électrique des DRAM avec une mémoire tampon de module permet d’augmenter les vitesses de bus, ce qui permet d’augmenter le débit de signalisation par broche et d’élargir les bandes passantes de bus à la fois sur le bus mémoire et sur le bus du module. Ce faisant, les modules à mémoire tampon bénéficient à de nombreux groupes :

• Les utilisateurs finaux : l’isolation électrique des DRAM des bus mémoires permet de diminuer le chargement capacitif. Un chargement capacitif réduit permet des vitesses de bus plus importantes à la fois sur le bus mémoire et sur le bus du module, ce qui accroît les performances du système. Les modules à mémoire tampon permettent également la construction de systèmes de mémoire haute capacité qui fonctionnent à des vitesses élevées de bus mémoire : une combinaison essentielle pour atteindre des hautes performances dans les serveurs.
• Les concepteurs de contrôleurs et de cartes : en permettant des taux de transfert par broche élevés, les modules à mémoire tampon permettent aux concepteurs de contrôleurs de réduire le nombre de broches E/S, ce qui réduit les coûts de configuration, le nombre de composants, la zone de routage et la complexité du routage.
• Les fabricants de modules : l’isolation électrique entre le bus mémoire et les bus de module permet de raccourcir les bus de module. Ces bus n’ont pas de connecteurs croisés, ce qui améliore l’intégrité du signal sur le module.