|
|
Initiative à faible consommation d’énergie pour les plate-formes à plusieurs Gbit/sRésumé :L’initiative à faible consommation d’énergie pour la signalisation à plusieurs Gbit/s de Rambus est un effort de conception de technologies composantes cruciales de Rambus qui améliorent les objectifs de conception à haute performance et à faible consommation d’énergie des liaisons de données à plusieurs Gbit/s actuelles. Suite à cette initiative, Rambus est parvenu a réduire la consommation d’énergie à environ 2,2 mW/Gbit/s avec un fonctionnement à des débits de données de plusieurs GHz. L’approche utilisée par Rambus pour réduire la consommation d’énergie et améliorer les performance du système intègre des technologies innovantes en matière de silicium, de système et de logiciels qui concernent :
Grâce à l’utilisation des technologies composantes de Rambus, y compris les technologies de signalisation à faible consommation d’énergie, il est possiblt d’atteindre des objectifs de conception ambitieux en terme de consommation d’énergie et de performances. Contexte :Les liaisons série actuelles à plusieurs Gbit/s et large bande passante nécessitent un compromis entre performances de débit et consommation d’énergie. Tandis que les concepteurs de systèmes font face à des limites de consommation d’énergie restrictives en raison des exigences thermiques ou des exigences de durée de vie des piles, le compromis entre optimisation de la consommation d’énergie et performances devient primordial. Historiquement, l’objectif final en terme de consommation d’énergie pour les débits de plusieurs Gbit/s était de 1 mW par Gbit/s ; la technologie actuelle atteint environ 10-20 mW par Gbit/s. Rambus a réussi un progrès offensif et significatif vers cette cible insaisissable de 1 mW par Gbit/s : une liaison série, prouvée en silicium, affichant fièrement 2,2 mW par Gbit/s de dissipation d’énergie. Cela fut réalisé grâce à l’utilisation d’un système LC boucle à verrouillage de phase partagé pour la multiplication de l’horloge de référence, un réseau de distribution d’horloge résonant, un émetteur en mode tension à faible excursion, un système de rotation de phase à basse consommation pour les horloges des récepteurs ainsi qu’une récupération des données d’horloge CDR à base logicielle et une égalisation adaptative. D’autres acteur du secteur ont déomontré des émetteurs-récepteurs de liaisons série fond de panier avancées à 20 mW/Gbit/s* tandis que les liaisons puce a puce ont atteint récemment des rendements de puissance avoisinant les 10 mW/Gbits/s**. Rambus a recherché et développé des techniques circuit et logiciel qui fournissent des avancées significatives pour les rendements de puissance des liaisons série sans sacrifier les performances de vacillement ou les fonctionnalités d’intégrité du signal requises pour une exploitation avec un taux d’erreurs sur les bits acceptable. Ces avancées permettent la fabrication de blocs capables d’autoriser les applications à faible consommation d’énergie et à haut débit que l’on retrouve dans les marchés des systèmes de calcul et des téléphones portables. Solution Rambus :Les technologies de signalisation à faible consommation d’énergie de Rambus améliorent les performances système grâce à des techniques tirant profit des fonctionnalités intégrées telles que :
Adaptées aux applications de calcul et aux applications grand public pour lesquelles les débits de plusieurs Gbit/s sont essentiels pour la réussite des plate-formes, les technologies de signalisation à faible consommation d’énergie de Rambus répondent aux besoins de performances et améliorent en outre les performances thermiques et les performances de durée de vie du système. Ces techniques subviennent aux besoins des concepteurs de systèmes en augmentant la flexibilité dans leurs efforts visant à atteindre les objectifs de consommation d’énergie du système global. Les innovations Rambus brevetées et en instance de brevet, comme l’égalisation adaptative des liaisons série et le rejet du bruit de l’alimentation dans les PLL et les DLL ont permis d’atteindre les résultats sur la faible consommation d’énergie présentés lors de la conférence ISSCC de 2007.
Où sont réalisés les avantages ?Avantages pour le système :À des débits de plusieurs GHz, les technologies de signalisation à faible consommation d’énergie ont été utilisées pour réduire la consommation d’énergie à environ 2,2 mW Gbit/s. Lorsque l’on compare cette solution aux approches publiées pour les PHY E/S de 6,25 Gbit/s, elle permet de diviser de la consommation d’énergie par trois par rapport aux liaisons série traditionnelles. Cette réduction de consommation d’énergie est obtenue grâce à l’utilisation d’un ensemble de circuits d’horloge à régénération d’énergie qui améliore les performances d’horloge globales ainsi qu’un ensemble de circuits de signal différentiel optimisé qui minimise le besoin d’excitation du signal à haute énergie. Avantages pour les sous-systèmes : Les technologies de signalisation à faible consommation d’énergie Rambus réduisent la consommation d’énergie par PHY E/S, ce qui réduit par conséquent les besoins en énergie des modules et sous-systèmes reposant sur des dispositifs à large bande passante pour mettre en œuvre leurs objectifs d’interface de données. La dissipation de chaleur, les besoins de refroidissement des armoires, la durée de vie des piles ainsi que la gestion du coût de l’énergie sont tous avantagés par l’utilisation des macro-composants qui bénéficient des possibilités de la solution Rambus à faible consommation d’énergie. Une consommation d’énergie plus faible, un coût total de possession plus bas et des performances de données à large bande passante viables sont autant d’avantages qui feront la différence aux yeux du consommateur du sous-système. Liens :Pour de plus amples renseignements sur les articles specialisés présentés lors de la conférence ISSCC de 2007, suivez les liens ci-dessous. * K. Krishna, DA Yokoyama-Martin, S Wolfer, et al., “A 0.6 to 9.6Gb/s Binary Backplane Transceiver Core in 0.13μm CMOS,” ISSCC Dig. Articles tech., vol. 48, pp. 64-65, Fév., 2005. ** E. Prete, D. Sheideler, A. Sanders, “A 100mW 9.6Gb/s Transceiver in 90nm CMOS for Next- Generation Memory Interfaces,” ISSCC Dig. Articles tech., vol. 49, pp. 88-89, Fév., 2006. *** R. Palmer, J. Poulton, et al, “A 14mW 6.25Gb/s Transceiver in 90nm CMOS for Serial Chip-to-Chip Communications”, ISSCC Dig. Articles tech., vol. 50, pp. 9-11, Fév., 2007. |
