Technologie de bus à double débit

Contexte

Dans de nombreux systèmes informatiques actuels, la bande passante mémoire est un facteur clé de la détermination des performances globales du système et son importance continue de croître à mesure que ces systèmes évoluent. Rambus a développé une technique pour améliorer la bande passante des systèmes mémoire en augmentant le débit de signalisation par broche des broches de données de la DRAM. Les SDRAM DDR (Double Data Rate ou double débit de données) sont un exemple de dispositifs de mémoire qui doublent le débit de signalisation des données par broche en transférant des données sur les deux fronts de chaque cycle d’horloge plutôt que sur un seul. Bien qu’une telle augmentation du débit de signalisation puisse accroître la bande passante mémoire des broches de données, il est possible que cela n'améliore pas les performances réelles du système en raison d’une bande passante d’adressage/contrôle insuffisante susceptible de réduire l’efficacité du transfert des données. Pour résoudre ce problème, Rambus a développé la technologie de bus à double débit, une innovation qui augmente à la fois la bande passante d’adressage/contrôle et la bande passante des données, permettant ainsi aux systèmes mémoire d’atteindre des niveaux de performance supérieurs.

Qu'est-ce que la technologie de bus à double débit ?

La figure 1 montre comment l’augmentation du débit de signalisation des données par broche d’une DRAM accroît la bande passante mémoire. La partie supérieure de la figure 1 illustre les relations de synchronisation entre les informations d’adressage et de contrôle transmises à la DRAM et les données renvoyées par la DRAM pour une transaction de lecture de mémoire simple avec une longueur de rafale de 4. Cette transaction transfère l’adresse, le contrôle et les données sur un front de chaque cycle d’horloge pour réaliser des transferts de données en débit simple. La partie inférieure de la figure 1 illustre la manière dont la bande passante mémoire peut être augmentée en utilisant la technologie de bus à double débit sur les broches de données des DRAM. Comme l’illustre la moitié inférieure de la figure 1, la technologie de bus à double débit permet de transférer des données plus rapidement, ce qui augmente la bande passante que peut fournir la DRAM.

La figure 2 illustre la manière dont le doublement du débit de transfert des données influe sur la relation entre les informations d’adressage/contrôle et les données pour une transaction de lecture. La partie inférieure de la figure 2 illustre la manière dont peuvent être entrelacées les transactions à double débit de données, ainsi qu’un problème qui peut survenir lorsque la durée pendant laquelle les données occupent le bus mémoire est inférieure à la durée pendant laquelle les informations d’adressage et de contrôle l'occupent. Dans une telle situation, l'insuffisance de la bande passante d’adressage/contrôle provoque des bulles dans le transfert des données sur le bus, ce qui conduit à une réduction de la bande passante mémoire et une diminution de performances.

Le problème de diminution des performances illustré à la figure 2 peut être résolu en appliquant également la technologie de bus à double débit aux broches d’adressage et de contrôle. La figure 3 illustre la manière dont la technologie de bus à double débit est utilisée pour équilibrer la bande passante d’adressage, de contrôle et de données, éliminant ainsi les problèmes liés à une bande passante d’adressage et de contrôle insuffisante. Comme l’illustre la moitié inférieure de la figure 3, la bande passante est augmentée de 50 % par rapport aux transactions entrelacées présentées à la figure 2. L’augmentation de la bande passante de contrôle s'avère également utile dans le cas de systèmes utilisant le masquage d’écriture. Dans ce type de système, l’augmentation de la quantité de données transférées vers la mémoire requiert la spécification d'une quantité plus importante d’informations de contrôle masquant les octets, de manière à maintenir la prise en charge du masquage des données à des granularités de l’ordre de l’octet. En équilibrant les taux de transfert d’adressage, de contrôle et des données sur le bus grâce à la technologie de bus à double débit, on élimine la diminution des performances due à l'insuffisance de bande passante d’adressage et de contrôle, telle qu'illustrée à la figure 2.

Qui en bénéficie ?

Voici quelques exemples de groupes qui tirent parti de la technologie de bus à double débit :

• Concepteurs système : en équilibrant la bande passante d’adressage, de contrôle et des données, les concepteurs système peuvent atteindre les plus hauts niveaux de bande passante mémoire dans leurs systèmes. Ceci conduit à une réduction du nombre de DRAM nécessaires pour atteindre un niveau donné de performances mémoire, ce qui diminue le nombre de composants et facilite leur placement, et réduit les problèmes liés au routage et la dissipation thermique.
• Intégrateurs système : tout comme les concepteurs système, les intégrateurs système bénéficient de la réduction du nombre de composants nécessaires pour atteindre un niveau donné de bande passante mémoire, ce qui conduit à une réduction des coûts et de l'encombrement des systèmes.