Architecture FlexClocking™

Résumé

Les interfaces mémoire classiques de plusieurs gigahertz nécessitent un circuit de synchronisation dans l'interface mémoire et dans l'interface du contrôleur afin de compenser les éventuels désalignements qui pourraient survenir entre les signaux d'horloge, de données et de commande/adresse (C/A). La technologie FlexClocking™ est une architecture basée sur le partitionnement asymétrique qui place l'étalonnage critique et le circuit de synchronisation au niveau de l'interface du contrôleur, ce qui simplifie grandement la conception de l'interface de la DRAM. L'horloge est transmise et distribuée aux blocs du circuit du contrôleur et au dispositif DRAM depuis une PLL centrale située dans l'interface du contrôleur mémoire (PHY).

Cette architecture se caractérise par l'utilisation d'un seul multiplicateur d'horloge, l'interface de la DRAM fonctionnant dans un domaine d'horloge haute fréquence unique dérivé d'une horloge à demi-débit binaire transmise depuis le contrôleur. Les liaisons commande/adresse (C/A) et de données (DQ) sont intégrées sous forme d'émetteurs série différentiels bidirectionnels avec multiplexage 8:1. Il est possible d'atteindre une bande passante d'interface crête supérieure à 17 Go/s en utilisant seulement quatre octets des liaisons DQ fonctionnant à 4,3 Gbits/s, 8 liaisons C/A et une seule horloge transmise d'une fréquence de 2,15 GHz.

Grâce à cette topologie unique, l'architecture FlexClocking permet un fonctionnement à haut débit sans qu'il soit nécessaire d'utiliser une PLL ou une DLL sur le dispositif DRAM. Ceci est possible en partie grâce à la technologie FlexPhase™ de Rambus, qui est utilisée pour ajuster toute variation entre les signaux d'horloge et DQ reçus par la DRAM. Il en résulte une simplification de la conception de la DRAM et une diminution significative de la consommation d'énergie.

Avantages commerciaux et en termes de performances

• L'architecture FlexClocking permet un fonctionnement à haut débit du système mémoire sans avoir besoin d'utiliser une PLL ou une DLL sur la DRAM.
• L'architecture FlexClocking permet des transitions rapides entre les modes basse consommation et le mode actif.
• L'architecture FlexClocking permet de recourir à la gestion avancée de l'énergie pour une efficacité énergétique supérieure des différents modes de fonctionnement.

L'architecture FlexClocking fait partie intégrante de l'initiative de mémoire mobile de Rambus. L'initiative de mémoire mobile est le moteur du développement des technologies de signalisation requises par les architectures de mémoire mobile à venir pour atteindre une bande passante mémoire de 17 Go/s à partir d'un seul dispositif DRAM, avec la meilleure efficacité énergétique de la catégorie.