Segmentation de module

Vue d'ensemble

La segmentation de module améliore le débit et l'efficacité énergétique d'un module de mémoire en appliquant le concept de parallélisme aux accès de données du module. Cette innovation partitionne le module en deux canaux de mémoire distincts et entrelace les commandes de chaque canal. Il en découle une réduction de la taille des transferts et de la consommation d'énergie pour l'activation des lignes, ce qui aboutit à une augmentation de 50 % de la bande passante et une réduction de 20 % de la consommation d'énergie de la mémoire par rapport à un module DIMM traditionnel.

Fonctionnement d'une DRAM traditionnelle

La tendance récente à l'emploi de processeurs multicœurs et à la convergence des processeurs graphiques accroît les exigences en matière de performances des sous-systèmes mémoire de DRAM. Non seulement le traitement multifil et les applications graphiques nécessitent une bande passante mémoire plus large, mais ils génèrent un plus grand nombre d'accès aléatoires à des fragments de données plus petits. Il est toutefois de plus en plus difficile de parvenir à des tailles de transfert plus petites à chaque nouvelle génération de DRAM. Bien que l'interface mémoire soit devenue plus rapide, la fréquence du noyau de la mémoire principale est restée relativement constante. De ce fait, les DRAM utilisent la prélecture de noyau lorsqu'une grande quantité de données est captée à partir du noyau de la mémoire, puis sérialisée vers une interface hors puce plus rapide, ce qui augmente la granularité d'accès. Cet écart entre la vitesse de l'interface et celle du noyau conduit à un rapport prélecture/noyau de 8:1 dans les DRAM DDR3 actuelles et qui devrait atteindre 16:1 dans les futures DRAM. Cette augmentation du rapport de prélecture et de la taille de transfert peut aboutir à une inefficacité du traitement informatique, en particulier pour les charges de travail graphiques et multifil pour lesquelles il est nécessaire d'accéder plus rapidement à des fragments de données plus petits.

Les sous-systèmes mémoire des plates-formes informatiques actuelles sont généralement constitués de modules DIMM caractérisés par un bus de données de 64 bits et un bus d'horloge/commande/adresse de 28 bits. Dans un module DIMM DDR3 standard, un signal de commande/adresse (C/A) unique permet un accès simultané à tous les dispositifs d'un rang de module. Le module peut, par exemple, être configuré ainsi : huit composants DDR3 assemblés en parallèle sur le circuit imprimé du module, avec un transfert de données efficace de 64 octets.

Efficacité supérieure

Il est possible d'améliorer l'efficacité avec une charge de travail multifil et de réduire la taille de transfert en partitionnant le module en deux canaux de mémoire distincts et en multiplexant les commandes sur le même jeu de pistes que pour un module classique, mais avec un choix de puce différent pour chaque canal de mémoire. Dans un module segmenté, les signaux accèdent à chaque côté de façon indépendante, divisant ainsi par deux la taille de transfert minimale par rapport à un module monocanal standard.

Consommation d'énergie inférieure

Les modules segmentés peuvent réduire l'énergie consommée lors de l'accès à la mémoire principale. Dans un module traditionnel à huit dispositifs, l'ensemble des huit DRAM est activé (ACT) avant qu'une opération de lecture ou d'écriture (COL) soit effectuée sur l'ensemble des huit dispositifs. Un module bicanal ou segmenté parvient à la même taille de transfert des données en activant seulement quatre dispositifs, puis en effectuant deux opérations consécutives de lecture ou d'écriture sur ces dispositifs. Puisque seulement quatre dispositifs sont activés à chaque accès au lieu de huit, un module bicanal ou segmenté atteint la même bande passante en consommant seulement la moitié de l'énergie requise pour l'activation des lignes du dispositif. Dans un système mémoire, cela conduit à une réduction d'environ 20 % de la consommation d'énergie totale du module.

Bande passante accrue

Un autre avantage que présentent les modules segmentés est la bande passante soutenue plus large pour les débits de données élevés. De nombreuses DRAM modernes standard voient leur bande passante limitée en raison des contraintes énergétiques inhérentes à ces dispositifs. Dans le cas des DRAM postérieures à la génération DDR3, il n'est possible d'accéder qu'à un nombre restreint de banques afin de protéger le réseau d'alimentation sur la DRAM et de conserver une tension stable pour le noyau de la mémoire. Ce paramètre, appelé tFAW (Four Activate Window, période de la fenêtre d'activation de quatre banques), permet d'activer seulement 4 banques dans la fenêtre dynamique tFAW.

Dans un système informatique, le paramètre tFAW empêche le contrôleur mémoire d'émettre des commandes d'activation de ligne supplémentaires une fois que quatre commandes d'activation ont déjà été envoyées au cours d'une période tFAW donnée. Ceci bloque le contrôleur mémoire, ce qui se traduit par une réduction de la bande passante de données. Une DRAM DDR3 fonctionnant à un débit de données de 1 600 Mbits/s perd jusqu'à 50 % de sa bande passante de données soutenue du fait, entre autres, de cette contrainte. Puisque les DRAM d'un module segmenté sont activées deux fois moins souvent que celles d'un module classique, la bande passante soutenue d'un module segmenté n'est pas limitée par les paramètres du noyau.

Résumé

• La segmentation de module permet d'augmenter l'efficacité des transferts et de réduire la granularité d'accès tout en conservant la structure du coût des matières premières du module.
• La segmentation de module divise par deux le nombre d'activations de ligne, réduisant ainsi de 20 % la consommation d'énergie totale de la mémoire.
• La segmentation de module améliore la bande passante du module de 50 % pour les transferts de 64 octets par rapport aux modules DDR3 actuels, lesquels sont limités par les paramètres du noyau (tFAW et tRDD).