Nous suivre:
Innovations
Depuis plus de 20 ans, Rambus développe et concède sous licence des technologies d'avant-garde pour semiconducteurs et systèmes électroniques. Le travail des scientifiques et des ingénieurs·de Rambus a donné naissance·à un large portefeuille de brevets concédés sous licence aux principales sociétés du secteur dans le domaine des ordinateurs, des téléviseurs haute définition, des systèmes de jeux et de l'éclairage.
Ce portefeuille comprend des brevets émis par les États-Unis et d'autres pays. La liste des brevets américains délivrés à Rambus par le Bureau américain des brevets et des marques de commerce (USPTO) est disponible ici.
Exemples d'innovations Rambus
| Égalisation des canaux | Améliore la fenêtre de réception et les marges du système en réduisant le brouillage intersymbole (ISi) dans les canaux de liaison série et parallèle haut débit. |
| 16X Data Rate | La technologie 16X Data Rate transmet 16 bits de données par cycle d'horloge, soit 8 fois plus que les techniques DDR (double débit de données) utilisées dans la plupart des DRAM actuelles et 2 fois le taux de transfert en bits de la mémoire XDR. |
| 32X Data Rate | Transfère 32 bits de données par E/S à chaque cycle d'horloge, soit 16 fois plus que pour les systèmes mémoire à double débit de données traditionnels que l'on trouve aujourd'hui dans la plupart des DRAM. La technologie 32X Data Rate a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| Architecture C/A à la volée | Les architectures C/A à la volée améliorent l'intégrité des signaux des systèmes mémoire, permettant ainsi d'atteindre des taux de bits par broche supérieurs et d'obtenir des systèmes avec un taux de données de plusieurs gigahertz. Utilisée conjointement avec les circuits FlexPhase™ qui corrigent le désalignement de la synchronisation des signaux synchrones avec la source, l'architecture C/A à la volée augmente la bande passante mémoire, minimise la latence et évite de recourir à l'encodage de l'horloge. Les architectures à la volée sont utilisées dans les systèmes mémoire Rambus pour rendre les systèmes évolutifs sans compromettre les débits de données. |
| Architecture FlexClocking™ | La technologie FlexClocking est une architecture basée sur le partitionnement asymétrique qui place l'étalonnage critique et le circuit de synchronisation au niveau de l'interface du contrôleur, ce qui simplifie grandement la conception de l'interface de la DRAM. |
| Caractérisation et marge E/S intégrées | Améliore la fiabilité et les rendements du système en mesurant les paramètres d’intégrité des signaux utilisés pour la classification selon la vitesse. Améliore la testabilité et les marges des liaisons à l’aide de tests intégrés de la marge de synchronisation et de tension pour les diagnostics des liaisons. |
| CDR basée sur un interpolateur de phase | Réduit le coût, la consommation et l'encombrement d’un circuit de récupération d’horloge et de données et réduit l’instabilité dans les liaisons parallèle et série haut débit, par rapport à la récupération d’horloge et de données (CDR) à l'aide d'une PLL. |
| CDR numérique à récupération rapide | Permet une récupération rapide avec une latence faible à partir d'un état basse consommation. |
| Clocked DDR Address/Control | Sending address and control information with a double-data-rate signals improves memory performance efficiency and enables higher effective bandwidth. |
| Compensation de l’impédance d’un module | Améliore la fréquence de fonctionnement d’un module en atténuant la discontinuité causée par le chargement de dispositifs soudés. |
| Compensation des connecteurs de module | Améliore la fréquence de fonctionnement des systèmes utilisant des connecteurs de module en atténuant la discontinuité d’impédance de l’interconnexion électrique. |
| DES à faible capacité | Réduit la capacité pour assurer un fonctionnement en hautes fréquences tout en garantissant une protection efficace contre les décharges électrostatiques. |
| DLL à multiplicateur d'horloge | Améliore les niveaux d’intégration et la capacité antibruit pour les liaisons parallèle et série haut débit. |
| DLL/PLL sur DRAM | Augmente la fréquence de fonctionnement maximale d'un système mémoire en optimisant la synchronisation E/S (Entrée/Sortie). |
| Double boucle PLL/DLL | Réduit la consommation, la surface de silicium et le coût d’un circuit intégré qui utilise une PLL/DLL. Permet à une PLL/DLL de verrouiller plusieurs phases arbitraires tout en partageant des circuits communs cruciaux. |
| DRAM entièrement synchrone | Permet une synchronisation précise à partir d’un système DRAM, améliore l’efficacité du transfert de mémoire et facilite l’utilisation de pipeline par le système. |
| DRSL | Norme de signalisation différentielle à tension réduite et à faible consommation d’énergie qui permet d’obtenir des bus de données de plusieurs gigahertz évolutifs, bidirectionnels et point-à-point pour relier la cellule XIO™ aux dispositifs DRAM XDR™. |
| Egalisation asymétrique | Permet d'atteindre des largeurs de bande extrêmement larges sur les systèmes mémoire nouvelle génération. L'égalisation du signal est appliquée de façon asymétrique sur la liaison établie entre le contrôleur mémoire et la DRAM. Elle améliore l'intégrité globale des signaux tout en simplifiant le dispositif DRAM et en en réduisant le coût. L'égalisation asymétrique a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| External and Self Refresh Address Continuity | Manages refresh addressing with transitions into and out of low power Self Refresh modes in order to improve channel and memory efficiency, as well as reduce controller complexity. |
| FlexMode™ Interface | Enables support of differential and single-ended memory interfaces in a single SoC package design with no additional pins through programmable assignment of signaling I/Os as either data or command/address. |
| Fully Differential Memory Architecture (FDMA) | Première architecture mémoire de l'industrie à appliquer·la technologie de signalisation différentielle à toutes les connexions de signalisation clés entre le contrôleur mémoire et la DRAM. La technologie FDMA accroît la vitesse des systèmes mémoire hautes performances et en réduit le bruit et la consommation d'énergie. La technologie FDMA a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| Gestion avancée de l'énergie | Advanced power states in a memory system that enable and disable critical circuitry, such as input receivers and clock circuits, provide an effective way to lower memory system power for various system performance levels. |
| I/O Power Mode Management | Coordinates the control of I/O and clocking circuits to save power for low power modes, such as Deep Power-Down. |
| Interface FlexLink™ C/A | Première liaison C/A point-à-point évolutive et ultrarapide de l'industrie. La technologie FlexLink C/A fournit des informations C/A à une DRAM via une seule liaison de communication différentielle haut débit. La technologie FlexLink C/A a été développée dans le cadre de l'Initiative Large de bande d'un Téraoctet de Rambus. |
| Latence de lecture programmable | Permet à un composant mémoire de fonctionner à des fréquences plus élevées en programmant de manière plus efficace la synchronisation de la mémoire interne. |
| Longueur de rafale variable | Améliore l’efficacité du transfert de données en autorisant l’envoi de quantités de données variables par demande de lecture ou d’écriture mémoire dans les DRAM et les mémoires Flash. |
| Masquage d'écriture à double débit de données | Permet à un contrôleur mémoire d’envoyer et d’écrire des données dont la taille est inférieure à la longueur de rafale programmée. |
| MicroLens® Optics | Light distribution features that provide customizable control of uniformity and ray angle for superior application efficiency. |
| Microthreading | Réduit la granularité d’accès en ligne et colonne, ce qui provoque une amélioration significative des performances pour les applications associées de petits objets de données. |
| Modules à mémoires tampons | Augmente la capacité mémoire d'un système. Élargit la bande passante mémoire en rassemblant la sortie de plusieurs dispositifs de mémoire bas débit. |
| Nivellement du temps de vol du système | Permet des systèmes logiques ou mémoire à bus de très grande capacité fonctionnant à haute fréquence. Simplifie la planification de lecture/écriture de la logique du contrôleur. |
| Octal Data Rate | Transfère huit bits de données par cycle d’horloge, soit quatre fois plus que les technologies de mémoire les plus avancées utilisées actuellement qui fonctionnent avec DDR (Double Data Rate ou double débit de données). |
| PLL à large bande de fréquences | Simplifie les applications à liaison parallèle ou série grâce à une fonctionnalité d’ajustement continu de la fréquence sur une large bande de fréquences. |
| Précharge automatique | Améliore l'efficacité des opérations de la mémoire en supprimant le besoin d'envoyer des commandes de précharge. |
| Prélecture du noyau | Améliore la bande passante de l’interface tout en permettant au noyau de fonctionner à une fréquence inférieure. |
| Registre de mode inscriptible | Diminue le coût du système en réglant les paramètres optimaux du système par micrologiciel. |
| Retard d'écriture/Latence d'écriture | Améliore le débit d’un dispositif de mémoire en réduisant la rotation écriture-lecture dans le noyau de la mémoire. |
| Routage tout ou rien de modules | Diminue les coûts et le nombre de broches des modules et des connecteurs tout en permettant des évolutions de systèmes. |
| Réglages de synchronisation Enhanced FlexPhase™ | Permet d'établir des relations de phase souples entre les signaux, ce qui permet un alignement intégré précis des données avec l'horloge. Les améliorations de la technologie FlexPhase renforcent la réactivité·et la capacité de FlexPhase vis-à-vis des systèmes mémoire très hautes performances fonctionnant à des débits de données supérieurs ou égaux à 10 Gbits/s. La technologie Enhanced FlexPhase a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| Réglages de synchronisation FlexPhase™ | Permet d'établir des relations de phase souples entre les signaux, ce qui permet un alignement intégré précis des données avec l'horloge. La technologie FlexPhase constitue l'une des technologies fondamentales permettant d'atteindre des débits de données élevés sur des systèmes puce à puce référençant un signal d'horloge externe. De plus, les réglages de synchronisation FlexPhase, qui peuvent se révéler être particulièrement avantageux dans une architecture à la volée, éliminent de nombreux décalages de synchronisation associés aux variations du processus, aux différences transmetteur/récepteur, au désalignement intégré de l’horloge et aux effets d’ondes stationnaires de l’horloge. Le centrage automatique des données et de l'horloge de la technologie FlexPhase offre aux concepteurs une solution de conception à la fois simple et rapide pour les interconnexions de puces haut débit. |
| Segmentation de module | La segmentation de module améliore le débit et l'efficacité énergétique d'un module de mémoire en appliquant le concept de parallélisme aux accès de données du module. |
| Signalisation différentielle à très faible basculement | La signalisation différentielle à très faible basculement (Very Low-Swing Differential Signaling, VLSD) est une technologie de signalisation différentielle bidirectionnelle référencée à la masse qui offre une solution basse consommation, hautes performances et économique pour les applications nécessitant une bande passante extrêmement large et une efficacité énergétique supérieure. |
| Signalisation multiniveau appliquée aux fonds de panier | Améliore les débits et les marges des systèmes dans les liaisons parallèle et série haut débit utilisées dans des canaux à fréquence limitée. |
| Signalisation NGS (Near Ground Signaling) | La signalisation NGS (Near Ground Signaling) est une technologie de signalisation qui se termine sur la masse et qui offre des débits de données élevés tout en réduisant de manière significative la complexité de la conception et la consommation d'énergie du signal d'E/S, et en conservant une intégrité des signaux excellente. |
| SolidCore™ Reflectors | Compact reflectors capable of producing tightly controlled, efficient and high-intensity beams ideal for spotlights. |
| Strobed Write | Improves timing and efficiency of write operations using strobe timing signals. |
| Strobed Write Burst Terminate | Allows a memory controller to write data bursts of arbitrary lengths, increasing bus efficiency. |
| Suppression de la réflexion | Améliore les marges du système dans les environnements présentant de grandes discontinuités d'impédance. |
| Technologie de bus à double débit | Double le taux de transfert depuis un noyau de mémoire sans nécessiter une horloge système de fréquence supérieure. |
| Technologie de réduction de l'instabilité | Renforce l'intégrité des signaux des liaisons de communication très haut débit. En réduisant l'instabilité, il est possible d'atteindre des performances de signalisation mémoire de 16 Gbits/s, ouvrant ainsi la voie aux niveaux de largeur de bande en téraoctets pour les systèmes mémoire nouvelle génération. La technologie de réduction de l'instabilité a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| Technologie point-à-point dynamique | Permet des mises à niveau de la mémoire et une extension de la capacité, tout en assurant un haut niveau de performance de la signalisation point-à-point. |
| Technologie point-à-point dynamique améliorée | Répond aux besoins des systèmes mémoire nouvelle génération en termes de performances, d'évolutivité et de capacité. Le DPP prend en charge la technologie FlexLink™ C/A, activant la fonction point-à-point dynamique pour les signalisations C/A. Le DPP permet d'étendre la capacité du système mémoire et la granularité de l'accès. La technologie DPP améliorée a été développée dans le cadre de l'Initiative Largeur de bande d'un Téraoctet de Rambus. |
| Temperature Compensated Self-Refresh | Enables lower memory power during self-refresh by compensating the refresh rate based on temperature. |
| Tranfert multidébit | Augmente le taux de transfert d’une interface sans avoir besoin d'utiliser une horloge système plus rapide. |
| TruEdge™ LED Coupling | LED-to-light guide coupling technology which delivers 93 to 96 % of total LED output to the light guide. |
| VirtuOptic™ Reflectors | Produce a highly collimated, highly efficient light output while delivering precise ray angle control. |
| Étalonnage des pilotes de sortie | Améliore les débits de données et la marge de tension du système en maintenant des niveaux stables de pilotage du courant ou de la tension grâce à une résistance de précision externe utilisée comme référence. |
| Étalonnage ODT (On Die Termination) | Intègre l'impédance de la terminaison intégrée, améliorant ainsi l'environnement de signalisation en réduisant les discontinuités électriques introduites par la terminaison hors puce. |