Innovations en matière de liaison série

Depuis plus de 20 ans, Rambus est le leader de la technologie de couche physique avec liaison série. La société Rambus a été la première à utiliser les liaisons série dans des architectures mémoire et à développer considérablement l'emploi de cette technologie dans les interfaces de communication. Le large portefeuille d'innovations brevetées de Rambus soutient un grand nombre de liaisons série standard, notamment PCI Express®, Serial ATA, Serial Attached SCSI (SAS), DisplayPort et·USB3.0. Rambus concède sous licence les innovations suivantes portant sur les liaisons série :

• Préaccentuation et désaccentuation de l'émetteur Augmente la fréquence d'exploitation maximum d'une liaison en compensant l'effet de distorsion des canaux.
• Boucles à verrouillage de phase (PLL) à grande·plage de fréquences Simplifie les implémentations de liaisons série avec fonction continue de réglage de la fréquence.
• Récupération de données et d'horloge (CDR)par interpolateur de phase Réduit le coût, la consommation et l'encombrement d’un circuit de récupération d’horloge et de données, et réduit l’instabilité dans les liaisons haut débit, par rapport à la récupération d’horloge et de données (CDR) à l'aide d'une PLL.

Contexte

Les bus parallèles larges ne peuvent·souvent pas s'adapter à une bande passante et à des taux de données plus importants en raison d'un désalignement intra-paire, d'une diaphonie, d'autres altérations du couplage et limitations physiques. Les liaisons série favorisent une meilleure évolutivité des performances puisqu'elles contournent ces limites de signalisation et de broches. Les technologies de liaison série sont parfois connues sous le nom de SerDes, qui est l'acronyme de Serializer-Deserializer. L'idée de base d'une liaison série est simple : les données parallèles (par exemple, de 8 bits de large) sont Sérialisées (c'est-à-dire converties en données séries), transmises bit par bit à un taux de données supérieur qui est proportionnel au taux de sérialisation, puis Désérialisées (reconverties en données parallèles) au niveau du récepteur. Par exemple, un bus parallèle de 8 bits fonctionnant à 100 Mbits/s peut être sérialisé en une liaison 1 bit fonctionnant à 800 Mbits/s.

La sérialisation permet de transmettre un volume de données équivalent sur une liaison plus étroite en opérant à une fréquence supérieure tout en réduisant le nombre de broches nécessaires. Les réductions du nombre de broches se traduisent par des matrices et des packages·plus petits (tant pour le récepteur que pour l'émetteur). Comme le nombre de broche est moins important, les connecteurs sont plus petits, l'encombrement des circuits imprimés nécessaires à l'interconnexion des dispositifs est diminué et les coûts système globaux sont réduits.

Le fait de diminuer le nombre de broches permet également d'atténuer les effets de la diaphonie, et donc d'obtenir une solution plus puissante. Il existe toutefois un inconvénient : comme les architectures à liaisons séries doivent fonctionner à des taux de données supérieurs, les circuits sont d'une conception de plus en plus complexe. Les innovations brevetées de Rambus dans les circuits à signaux mixtes, configurations et techniques de caractérisation permettent de contourner les difficultés posées par la conception des liaisons série haut débit et offrent aux concepteurs la possibilité de tirer pleinement profit de tous les avantages de la technologie des liaisons séries.

Innovations

En plus des technologies Wide Frequency Range PLL, de récupération de données et d'horloge (CDR) par interpolateur de phase et d'accentuation/désaccentuation de l'émetteur, les innovations en matière de liaison série suivantes sont disponibles sous licence auprès de Rambus :

• DLL (boucle à retard de phase) à multiplicateur d'horloge Améliore les niveaux d'intégration et la capacité de suppression du bruit des liaisons séries et parallèles haut débit.
• PrDFE (Partial Response Decision Feedback Equalization) Technologie d'égalisation qui permet aux récepteurs de capturer des données à des taux de données de plusieurs gigabits lorsque l'œil des données au niveau du récepteur est totalement fermé.
• Filtrage des données Technique CDR qui réduit l'instabilité et fournit des références de synchronisation plus stables.
• System Responsive Signaling L'optimisation de l'intégrité des signaux est possible en configurant les niveaux de transmission et les paramètres d'égalisation comme une fonction de la configuration système.
• Closed Loop Calibration Il est possible d'améliorer les performances d'un système récepteur/émetteur en procédant à une calibration au moyen de motifs répétés.
• Cadençage Dual Edge et Correction du facteur d'utilisation (Duty Cycle Correction) Le cadençage Dual Edge, également appelé Double Data Rate ou DDR, est souvent employé pour augmenter la fréquence d'horloge système tout en maintenant·une faible consommation énergétique. La technologie DDR peut malgré tout générer des erreurs dans les cycles d'utilisation de l'horloge et des données. Pour parvenir au positionnement très précis qu'imposent les liaisons série haut débit, il est nécessaire de recourir régulièrement au circuit de correction du cycle d'utilisation.
• Surveillance du signal sur site (InSitu Signal Monitoring) Surveillance en temps réel du signal du réception qui fournit une vue oscilloscope intégrée des données en entrée.

¹ PCI Express est la marque déposée de PCI-SIG. Toutes les autres marques sont la propriété de leur détenteur respectif.