Initiative Largeur de Bande d'un Téraoctet

L'Initiative Largeur de Bande d'un Téraoctet de Rambus apporte de nouvelles innovations en matière de signalisation de mémoire, lesquelles favoriseront le développement d'une architecture mémoire capable de fournir une largeur de bande de mémoire d'un téraoctet par seconde (1 téraoctet = 1 024 gigaoctets) à un seul système monopuce (SoC). Cette largeur de bande de mémoire inégalée permettra aux systèmes mémoire futurs de bénéficier d'améliorations incomparables en termes de performances de mémoire.

Pour atteindre une largeur de bande mémoire de 1 To/s, Rambus a développé des innovations fondamentales :

• Technologie de débit de données 32X : cette nouvelle technologie de signalisation de mémoire transmet 32 bits de données par cycle d'horloge d'entrée).
• Fully Differential Memory Architecture (FDMA) : offre les avantages de la signalisation différentielle pour les données (DQ) et les liaisons de commande/adresse (C/A).
• FlexLink™ C/A : première liaison C/A point-à-point évolutive et ultra-rapide de l'industrie.

Grâce à ces innovations et à d'autres développées dans le cadre de l'Initiative Largeur de Bande d'un Téraoctet, Rambus établit les bases d'une future architecture mémoire capable d'offrir des performances accrues, une largeur de bande supérieure et extensible, une optimisation de zone et une meilleure intégrité des signaux pour les applications graphiques, vidéo et informatiques multicoeurs de la prochaine décennie.

Contexte

Les systèmes reposant sur un processeur multicoeur plus rapide doivent bénéficier de·performances mémoire nettement supérieures à celles des systèmes élaborés autour de processeurs simple coeur. Sans une largeur de bande adéquate, les systèmes de mémoire empêcheront l'obtention des performances requises dans les systèmes informatiques et grand public de nouvelle génération. À titre d'exemple, les processeurs graphiques requièrent actuellement une bande passante mémoire de 128 Go/s et devraient atteindre 500 Go/s dans un futur proche. La génération actuelle de systèmes de jeux vidéo utilise une bande passante mémoire de 25-50 Go/s. Au cours des 4 à 5 prochaines années, les consoles vidéo et graphiques repousseront les besoins en bande passante vers le téraoctet par seconde.

Innovations

L'Initiative Largeur de Bande d'un Téraoctet de Rambus intègre des innovations exceptionnelles qui permettent d'atteindre une largeur de bande d'un téraoctet par seconde (To/s) sur un même système monopuce (SoC). Ces innovations brevetées sont les suivantes :

• La technologie 3232X Data Rate transmet·32 bits de données par E/S sur chaque cycle d'horloge. C'est 16 fois plus de bits de données que les techniques Double Data Rate·(DDR) utilisées dans la plupart des produits DRAM actuels.
• L'égalisation asymétrique permet d'atteindre des largeurs de bande extrêmement larges sur les systèmes mémoire nouvelle génération. L'égalisation du signal est appliquée de façon asymétrique sur la liaison établie entre le contrôleur mémoire et la DRAM. Elle améliore l'intégrité globale des signaux tout en simplifiant le dispositif DRAM et en en réduisant le coût.
• La technologie point-à-point dynamique (DPP) avancée permet de fournir·aux systèmes mémoire nouvelle génération les performances, l'évolutivité et la capacité qui leur sont nécessaires. Le DPP prend désormais en charge la technologie FlexLink C/A, activant la fonction point-à-point dynamique pour les signalisations C/A. Le DPP permet d'étendre la capacité du système mémoire et la granularité de l'accès.
• Les réglages de synchronisation Enhanced FlexPhase permettent d'établir des relations de phase souples entre les signaux, ce qui permet un alignement intégré précis des données avec l'horloge. Les améliorations de la technologie FlexPhase renforcent la réactivité·et la capacité de FlexPhase vis-à-vis des systèmes mémoire très hautes performances fonctionnant à des débits de données supérieurs ou égaux à 10 Gbits/s.
• La technologie Flexlink C/A est la première technologie de liaison C/A point-à-point évolutive et ultrarapide de l'industrie. Cette technologie fournit des informations C/A à une DRAM via une seule liaison de communication différentielle haut débit.
• La technologie Fully Differential Memory Architecture (FDMA) est la première architecture mémoire qui intègre la signalisation différentielle dans toutes les connexions de signaux clés entre le contrôleur mémoire et la DRAM. La technologie FDMA accroît la vitesse des systèmes mémoire haute performance, et en réduit le bruit et la consommation énergétique.
• Technologie de réduction de l'instabilité renforce l'intégrité des signaux des liaisons de communication très haut débit. En réduisant l'instabilité, il est possible d'atteindre des performances de signalisation mémoire de 16 Gbits/s, ouvrant ainsi la voie aux niveaux de largeur de bande en téraoctets des systèmes mémoire nouvelle génération.