Initiative Largeur de Bande d'un Téraoctet

L'Initiative Largeur de Bande d'un Téraoctet de Rambus apporte de nouvelles innovations en matière de signalisation de mémoire, lesquelles favoriseront le développement d'une architecture mémoire capable de fournir une largeur de bande de mémoire d'un téraoctet par seconde (1 téraoctet = 1 024 gigaoctets) à un seul système monopuce (SoC). Cette largeur de bande de mémoire inégalée permettra aux systèmes mémoire futurs de bénéficier d'améliorations incomparables en termes de performances de mémoire.

Pour atteindre une largeur de bande mémoire de 1 To/s, Rambus a développé des innovations fondamentales :

• Technologie de débit de données 32X : cette nouvelle technologie de signalisation de mémoire transmet 32 bits de données par cycle d'horloge d'entrée).
• Fully Differential Memory Architecture (FDMA) : offre les avantages de la signalisation différentielle pour les données (DQ) et les liaisons de commande/adresse (C/A).
• FlexLink™ C/A : première liaison C/A point-à-point évolutive et ultra-rapide de l'industrie.

Grâce à ces innovations et à d'autres développées dans le cadre de l'Initiative Largeur de Bande d'un Téraoctet, Rambus établit les bases d'une future architecture mémoire capable d'offrir des performances accrues, une largeur de bande supérieure et extensible, une optimisation de zone et une meilleure intégrité des signaux pour les applications graphiques, vidéo et informatiques multicoeurs de la prochaine décennie.

Contexte

Les systèmes reposant sur un processeur multicoeur plus rapide doivent bénéficier de·performances mémoire nettement supérieures à celles des systèmes élaborés autour de processeurs simple coeur. Sans une largeur de bande adéquate, les systèmes de mémoire empêcheront l'obtention des performances requises dans les systèmes informatiques et grand public de nouvelle génération. A titre d'exemple, les processeurs graphiques requièrent actuellement une bande passante mémoire de 128 Go/s et devraient atteindre 500 Go/s dans un futur proche. La génération actuelle de systèmes de jeux vidéo utilise une bande passante mémoire de 25-50 Go/s. Au cours des 4 à 5 prochaines années, les consoles vidéo et graphiques repousseront les besoins en bande passante vers le téraoctet par seconde.

Innovations

La technologie novatrice de débit de données 32X de Rambus transmet 32 bits de données par cycle d'horloge à chaque E/S, contre 2 bits pour les systèmes mémoire à double débit de données traditionnels. Tandis que les architectures mémoire à double débit de données permettent d'atteindre un taux de transfert de un gigabit par seconde à une cadence de 500 MHz, la technologie 32X Data Rate autorise un incroyable taux de signalisation de 16 Gbits/s à cette même cadence de 500 MHz.

L'Initiative Largeur de Bande d'un Téraoctet de Rambus est également l'illustration de la première signalisation différentielle (FDMA) de l'industrie. Dans la FDMA, tant le chemin des données que la liaison C/A emploient une signalisation différentielle pour les communications massives entre le contrôleur mémoire et la DRAM. Rambus a été le pionnier dans le domaine de la signalisation différentielle mémoire haut débit en faisant évoluer les signaux de données d'une architecture Single Ended vers un modèle différentiel, et a intégré la technique de signalisation dans la conception de sa DRAM XDR™. La signalisation différentielle réduit les interférences, comme la SSO (Simultaneous Switching Output), la diaphonie et les interférences électromagnétiques (EMI). Rambus a développé l'utilisation de la signalisation différentielle dans son Initiative Largeur de Bande d'un Téraoctet afin d'inclure non seulement les signaux de données mais également les signaux C/A, ce qui a eu pour effet d'améliorer l'intégrité des signaux et d'accroître les performances.

La troisième innovation de l'Initiative Largeur de Bande d'un Téraoctet est FlexLink C/A, qui met en oeuvre la première liaison C/A point-à-point pleine vitesse du secteur. Fonctionnant à 16 Gbits/s, FlexLink C/A réduit le nombre de broches de signalisation nécessaires sur la DRAM et sur le contrôleur mémoire. Contrairement aux dispositifs DDR2 1 Gbit qui requièrent 28 fils pour connecter la liaison C/A entre le contrôleur mémoire et la DRAM, FlexLink C/A met en oeuvre une liaison C/A complète 16 Gbits/s avec deux connexions seulement. Cette liaison série extensible permet également un accès précis et une capacité évolutive via une seule liaison C/A par DRAM. La connectivité série de FlexLink C/A réduit également la place occupée, la consommation électrique et le nombre de broches, ainsi que les coûts système globaux.

Avantages

Grâce aux technologies 32X, FDMA, FlexLink C/A et aux différentes autres innovations qui seront développées dans le cadre de l'Initiative Largeur de Bande d'un Téraoctet, Rambus fournit les technologies qui serviront de base à l'architecture mémoire en téraoctets. Un prochain SoC connecté à 16 dispositifs DRAM, chacun fonctionnant à 16 Gbits/s avec une interface d'une largeur de 4 octets, assurera une incomparable bande passante de 1 téraoctet par seconde de bande passante mémoire. Grâce à l'Initiative Largeur de Bande d'un Téraoctet et aux produits qui en découlent, Rambus permet à ses clients de développer une nouvelle génération de produits informatiques grand public qui contribueront à améliorer la vie des consommateurs dans le monde entier.