Nous suivre:
Architecture mémoire XDR™
L'architecture mémoire XDR™ de Rambus est une solution de mémoire complète qui permet d'atteindre des performances bien supérieures aux mémoires standard actuelles tout en utilisant le minimum de circuits imprimés. Idéal pour les applications informatiques et pour l'électronique grand public, un simple composant DRAM, XDR 6,4 Gbits/s d'une largeur de 4 octets assure un pic de bande passante mémoire de 25,6 Go/s.
Les composants clés permettant à l'architecture mémoire XDR d'atteindre de telles performances sont les suivants :
- La DRAM XDR est une interface de contrôle mémoire haut débit qui turbocharge des noyaux de DRAM CMOS avec une interface haut débit pouvant atteindre des débits de 7,2 Gbits/s, pour une largeur de bande pouvant aller jusqu'à 28,8 Go/s, à partir d'un simple dispositif.
- La cellule E/S de contrôleur XIO offre la même vitesse de signalisation que la DRAM, mais elle intègre d'autres améliorations comme la technologie FlexPhase™ qui élimine le besoin de mettre en correspondance les longueurs de piste.
- Le contrôleur mémoire XMC est un contrôleur mémoire logique entièrement synthétisable qui est optimisé pour tirer profit des innovations comme la technologie Dynamic Point-to-Point. Cette technologie permet notamment d'accroître la capacité tout en garantissant l'intégrité des signaux assurée par la signalisation point-à-point.
- Le générateur d'horloge XCG fournit les horloges système avec quatre sorties programmables et satisfait aux spécifications à la fois de la cellule XIO et du dispositif de DRAM XDR.