Nous suivre:
Follow us on LinkedIn Follow us on Twitter Like us on Facebook Subscribe to our channel on YouTube Follow us on Tumblr
Partager:
| More

Cellule E/S de contrôleur XIO

Schéma simplifié des DRAM XDR

Cellule XIO

La cellule XIO est l'interface de contrôleur à faible latence et haute performance destinée aux dispositifs mémoire DRAM XDR™. S'appuyant sur·la signalisation ODR (Octal Data Rate) à des vitesses pouvant atteindre 7,2 Gbits/s, la cellule E/S XIO peut répondre à des exigences de bande passante de 28,8 Go/s à partir d'un simple dispositif DRAM XDR. Elle peut être configurée pour prendre en charge plusieurs dispositifs XDR, fournissant ainsi la largeur de bande mémoire nécessaire aux applications les plus gourmandes, comme les applications informatiques et l'électronique grand public. Elle peut être couplée au contrôleur mémoire XMC ou intégrée à la conception du contrôleur logique du client.

La macrocellule XIO se compose d'un ou de deux blocs de bus de requête (RQ) de 12 bits, d'un bloc de contrôle (CTL) et d'un nombre variable de blocs de données de 8 ou 9 bits (pour la prise en charge ECC)(DQ). Le bloc RQ fournit les informations d'adresse et de contrôle au sous-système de mémoire. Le bloc CTL procède aux opérations d'accès au registre, d'initialisation, de maintenance et de test. Chaque bloc DQ peut transmettre et recevoir des données à une vitesse maximale de 7,2 Gbits/s. Les circuits FlexPhase™ autorisent des phases de transfert et de réception de données par broche arbitraires sur les blocs DQ, éliminant ainsi le besoin de faire correspondre la longueur des pistes. Le bloc RQ génère des signaux Single Ended, tandis que les blocs DQ transfèrent et reçoivent des signaux DRSL (Differential Rambus Signaling Level) ultra basse tension.

XIO bimodal

Le contrôleur mémoire XIO 1/2 bimodal a été optimisé pour fournir des performances élevées avec une efficacité énergétique supérieure. Compatible avec les DRAM XDR et XDR 2, le contrôleur mémoire XIO 1/2 bimodal consomme 3,5 fois moins d'énergie qu'un contrôleur mémoire GDDR5. En mode XDR, la cellule du contrôleur XIO bimodal transfère les données à la DRAM XDR à un débit compris entre 3,2 et 7,2 Gbits/s. En mode XDR 2, pendant la signalisation, le contrôleur XIO bimodal transfère les données à un débit de 8 à 10 Gbits/s, voire plus.

Le contrôleur XIO 1/2 bimodal peut être utilisé sur une large gamme de débits de données tout en conservant en permanence un très haut niveau d'efficacité énergétique. Cette alliance révolutionnaire des performances et de l'efficacité énergétique fait des architectures mémoire XDR et XDR 2 une solution parfaite pour les applications informatiques multicœurs, les applications graphiques, les jeux vidéo et l'électronique grand public.