メディアライブラリの検索

Energy consumption has become a major constraint on the capabilities of computer systems. In large systems the energy consumed by Dynamic Random Access Memories (DRAM) is a significant part of the total energy consumption. It is possible...

"３次元実装パッケージでは、チップ間インタフェースがパッケージ内部で閉じているため、外部からの物理的な接触を必要とする従来の波形観測による評価手法が困難となります。 また、高速化に伴い重要度が増している電源供給網の設計においては、設計との相関を確認するため、電源供給網インピーダンス測定の要求が高まっています。しかし、パッケージインダクタンスの影響により、外部からの直接測定は困難です。 ...

"コンシューマ機器の急速な高機能化に伴い、メモリシステムに要求されるバンド幅も上昇しています。 そのため、メモリインタフェースのバス幅も１ビットあたりのデータレートも増加しています。 従って、インタフェースのタイミングマージンは減少すると共に、同時切り替え電源ノイズも増大しています。 一方、プロセス技術の微細化による低電圧化により、電源ノイズに対する高速回路の耐性は低下しています。 ...

高性能メモリ・インターフェースは急速に性能が上昇するデジタル家電のキーコンポーネントです。特許技術と革新的な回路技術を駆使し、ラムバスのPHYを用いたDDR3メモリ・インターフェースは低コストのワイヤボンドパッケージで1866MT/s以上の性能を提供することができます。本講演では、メモリ・インタフェイス技術者の応用ニーズに対応したカスタマイズ実装可能なPHY開発パッケージと柔軟なカスタマーエンゲージメントモデルについて説明します。

DDR3 SDRAMはPCやサーバーなどにメインメモリとして使用され、1600Mbpsの動作も可能です。 将来のメインメモリ・サブシステムでは、低消費電力、アクセス効率及びコスト競争力を維持しながらDDR3のデータレートを超えていく必要があります。 本講演では、メインメモリが今後直面するいくつかの主要な課題と、メインメモリを進化させるためのラムバス社の革新的な技術を解説します。

Visit Denali's website to hear Judy Chen's MemCon 2008 presentation, The Next Generation of Mobile Memory.

Visit Denali's website to hear Stephen Woo's MemCon 2008 presentation, Memory System Challenges in the Multi-Core Era.

Visit Denali's website to hear Fred Ware's MemCon 2009 presentation, Memory Technology Innovations for Mobile Platforms.

JSSC (IEEE Journal of Solid-State Circuits)の2007年 best paper awardを獲得した論文(A 14-mW 6.25-Gb/s Transceiver in 90-nm CMOS) をはじめとして、低消費電力は近年ラムバスの一つの注力分野となっています。本講演では、今年2月に発表した携帯機器向けの高速メモリインタフェイス「MMI(Mobile Memory ...

高精細な画像処理やマルチコアプロセッシングなどには高いバンド幅のメモリインタフェイスが必要とされます。高速なインタフェイスでは基板、パッケージやデバイスを含めたシステムレベルでの検証プロセスが必要になります。本講演では次世代のメモリインタフェイスであるXDR２と、ベースとなったTBI（Terabyte Bandwidth Initiative）についての設計と検証結果について解説いたします。