高度パワーステートマネジメント (APSM)

概要

携帯デバイスとその関連アプリケーションは本来「バースト」性があります。すべての操作モードにおいて優れた性能と最適な電力効率を提供するためには、アクティブ状態およびアイドル (電源オフ) 状態間の切り替えが敏速に実行できるモバイルメモリアーキテクチャが必要になります。

FlexClocking™ アーキテクチャやクロック静止などの画期的技術の上に構築された高度パワーステートマネジメント (APSM) は、メモリシステムのパワーを削減し、さまざまな低電力操作モードとアクティブ操作モード間において超高速遷移時間を提供します。

クロック電源は、コントローラおよび DRAM の両方で回路にクロックをオフにするクロック分配をその基盤で同時に「静止」することで節約できます。以下の図に示すように、分配回路の基盤は PLL ブロックにあるクロック乗算器の出力にあります。

このデザインでは、メモリコントローラからコマンドトラフィックに応答する3つの低電力状態と1つのアクティブ状態をサポートします。これらの状態を以下の表で説明します。

P1 - 電源オフ (ディープ)	漏れ電力のみ消費します。
P2 - 電源オフ	クロック乗算器のみがオンの状態です。
P3 - アイドル	クロック分配は静止状態です。
P4 - アクティブ	メモリコントローラインターフェイスおよび DRAM がアクティブです。

APSM はラムバス社のモバイルメモリイニシアチブの一要素です。モバイルメモリイニシアチブは、単一 DRAM デバイスから最高クラスの電力効率で 17GB/秒以上のメモリバンド幅を配信できる次世代モバイルメモリアーキテクチャに必要な信号技術開発の原動力となっています。