コアプリフェッチ

背景

CPUクロック速度と、パイプライン処理やマルチスレッド処理などのアーキテクチャ技術が急速に進歩してきたため、コンピュータシステムの新世代が到来するたびに、メモリシステムの帯域幅に対する要求は厳しくなっています。 プロセッサとメモリ間の性能ギャップが広がっているため、今後のコンピュータシステムは次第にメモリシステム(特にメモリシステムの帯域幅)によって制限されるようになると思われます。 この問題は1980年代後半に明らかになり、1990年になってより顕著になりました。

高いメモリ帯域幅を提供することは能力が試される問題であり、高い歩留まりと大量生産という制限付きでこれを実現しなければならないという事実が、この問題を一層困難なものにしています。 メモリシステムの帯域幅を向上させる場合の重要な側面は、DRAMインタフェイスと、データが保存されるDRAMコア間のデータ転送速度を向上させるということです。 1990年代初め、Rambusが開発した重要な革新技術(コアプリフェッチ)によって、このデータ転送速度を向上させることが可能になりました。 コアプリフェッチにより、高帯域幅を提供するコストが減少し、さらに帯域幅を改善する余地が生まれました。

コアプリフェッチとは

DRAM帯域幅の向上に伴う根本的な問題は、DRAMインタフェイスとDRAMコア間のデータ転送速度を向上させることです。 1つの可能性としては、DRAMインタフェイスの周波数に合わせてDRAMコアの周波数を上げるということがあります。 しかしこの方法の場合、追加回路の複雑さ、ダイサイズの増大、DRAMの電力消費の増加などの問題が追加されることになるため、製造コストが上昇し、歩留まりが低下します。 コアプリフェッチでは、この問題を解決するため別の方式を採用しました。それは、DRAMインタフェイスよりも低速でDRAMコアが動作できるようにするというものです。 インタフェイスの帯域幅を合わせるため、コアアクセスが発生するたびに、転送速度の違いを補正するため、コアから複数のデータビットが送信されます。 このようにすれば、DRAMコアの動作を低速に抑えたまま、コアプリフェッチによりDRAMの帯域幅が向上します。

最新のDRAMのインタフェイス信号速度を向上させるために、コアプリフェッチが広く採用されるようになったことを図3に示します。コアプリフェッチの採用による、低速で歩留まりの高いDRAMコアにより、該当製品を大量生産できるようになりました。 1990年代初めに製造されたRambusの最初のDRAMには、8nのコアプリフェッチが組み込まれていました。これにより、DRAMコアの8倍の速度でインタフェイスからデータを転送することが可能になり、500MHzの有効転送速度を実現しました。 XDR DRAMでは、コアプリフェッチが16nに向上しています。 最新世代の同期DRAMはコアプリフェッチを使用していないため、インタフェイスの転送速度はコア転送速度と同じです。 最近になって、DDRやDDR2などの他のタイプのDRAMは、コアプリフェッチを組み込んでいて、低速のコアを利用しながら、インタフェイスの帯域幅を向上させています。 DDR DRAMは2nのコアプリフェッチを使用し、DDR2 DRAMは4nコアプリフェッチを使用しています。

だれが利益を得るか

高いDRAM帯域幅の実現コストを削減することによって、コアプリフェッチは、以下のさまざまなグループに利益をもたらします。

• DRAMメーカ: 低速でコアを動作させることによって高い歩留まりが実現するため、販売可能なDRAMの数が製造行程で向上します。
• 制御装置の設計者: DRAMの数を減らしても一定レベルの帯域幅を提供できるため、制御装置の端子数が減り、実装コストが削減できます。
• システムインテグレータ: DRAM数を最小限に抑えたまま一定レベルの帯域幅を提供できるため、材料費の削減が可能になり、一部のシステムでフォームファクタを小さくすることができます。
• 消費者: DRAMの歩留まりの向上、実装コストの削減、およびシステムで必要なDRAM数の減少のおかげで、システムコストを削減できます。