|
|
CDRにもとづく位相インターポレータ背景1つのチップから単一ラインを介して別のチップとデータ通信するため、送信側チップから受信側チップが受信するデータ信号のサンプルされるタイミングを受信チップ側で認識している必要があります。 多くのシステムでは、この情報は送信側のチップから受信側のチップに送信されるタイミング(クロック)信号で、データ信号線に隣接した専用のタイミング信号線を伝わって提供されます。 信号レートが比較的低いシステムでは、受信側チップは内部バッファにあるこのタイミング信号を使用してデータ信号からデータを取得します。 これは、SDRAMで使用される技術です。 しかし、比較的高速な信号レートのシステムでは、受信側チップは通常は位相ロックループ(PLL)または遅延ロックループ(DLL)などのクロック調整回路を必要とします。 このような回路によって、受信したタイミング信号を用いて正確に調整された内部サンプリングクロック信号が生成され、データ信号からデータを取得できるようになります。 これは、RDRAMおよびDDRで使用される技術です。 クロック調整回路が使用されているかどうかに関係なく、システムのタイミングマージンを削減するデータ線とタイミング線の間のタイミングスキューを排除するためにこれらの信号線のタイミングは一致している必要があります。  
データレートが継続して増加するにつれて、タイミングスキューを排除してデータ信号線とタイミング信号線を一致させることが困難になってきます。 その上、タイミング信号線をデータ信号線に沿って配線することは、基板の使用面積や消費電力の点で割高になります。 魅力のある選択肢は、タイミング信号線を取り去って代わりに受信側チップ上でデータ信号だけを使用して最も確実にデータを取得できるサンプリングのタイミングを決定できる回路を使用することです。 このような回路は、クロックデータ修復(CDR)回路と呼ばれます。 図1は、タイミング信号線を使用するチップ間接続と使用しないチップ間接続を示しています。 CDRは通常修正されたPLLを用いて設計されますが、このようなPLLを使用したCDRは設計が難しく、基板上の使用面積や消費電力の面で割高で、他にもいくつかの難点があります。 たとえば、PLLを使用したCDRでは、設計者はデータ信号の追跡能力とPLLのノイズ抑制との間に妥協点を見出す必要があります。 さらに、PLLを使用したCDRのダイナミクスはデータ信号の内容に依存し、データ信号の周波数と位相の両方をロックする必要があるためPLLを使用したCDRではロック時間が長くなってしまう可能性があります。 また、PLLを使用したCDRでは、アナログの補正、および受信側回路がシフトした次善のサンプリングポイントでデータ信号を感知する原因となる装置の不整合が起きます。 最後に、複数のデータ信号を受信するチップでは、PLLを使用した組み込み型のCDRがデータ信号ごとに用意される必要があります。 これらのPLLでは通常比較的大きなシリコンの面積(たとえば大きなフィルタコンデンサ)が必要で、比較的大量の電力を消費します(たとえば、多様な高速PLLコンポーネント)。 位相インターポレータを使用したCDRとは位相インターポレータを使用したCDRは、Rambusが開発した代替案の回路アーキテクチャで、PLLを使用したCDRに比べて多くの優位性があります。 
図2は、位相インターポレータを使用したCDRがどのように動作し、PLLを使用したCDRに対してなぜ優位性があるのかを示しています。 このタイプのCDRでは、入力リファレンスクロックを受け取るリファレンスループを実装するためにPLLまたはDLLを使用し、リファレンス位相として360度にわたって平均的に配置される一連の高速クロック信号を生成します。 その後、これらのリファレンス位相は、2つのリファレンス位相の組合せを選択するための回路を含むCDRループに投入されます。そして、データ信号からデータを得るためのクロックを提供するために2つのリファレンス位相間で補間が実施されます。 図3は、中間位相の出力信号を得るための2つの異なった位相での入力信号間の補間の例を示しています。 
リファレンスループとCDRループ間は分離されているので、位相補間を使用したCDRを開発する設計者は、リファレンスループのノイズの抑制とCDRループのトラッキングの正確性を分けて最適化できます。 さらに、リファレンスループはデータ信号の内容による影響を受けないので、このタイプのCDRは広範なデータ信号のトラッキングができる可能性があります。 その上、リファレンスループの比較的長いロック時間が必要なのは、リファレンスクロック信号を最初にロックするときの開始時だけです。 最初のロック時間のあとは、インターポレータを使用したCDRでは、割り込みのかかったあとにデータ信号が返される限りはPLLを使用したCDRに比べて再ロックが大幅に速くなります。 位相インターポレータを使用したCDRの別の利点は、デジタル制御の補正によってデータサンプリングの瞬間が正確に調整されることです。 これによって、装置の不一致やその他の理由による補正のキャンセルが可能になり、データ信号からデータを確実に取得することができるタイミングマージンのシステム内計測が可能になります。 最後に、リファレンスループにより、位相インターポレータを使用したCDRでの大部分の面積が占有されほとんどの電力が消費されます。そのリファレンス位相は、複数のデータを受信するチップ上の複数のCDRループ間で共有可能です。 この方法では、データ信号当たりのCDR性能に必要な平均面積および平均消費電力が大幅に削減できます。 だれが利益を得るか位相インターポレータを使用したCDRを用いることによって、以下のようなさまざまな人達に利益をもたらします。
|
|
