XIO2 コントローラ IO セル

XIO2 セルは、高性能で電力効率の高い XDR™2 DRAM デバイス用コントローラです。16X データ レート のシグナル技術を採用した最初のメモリ コントローラは、9.6Gbps のスピードをターゲットに製品化され、最大 12.8G bps まで拡張されます。XIO2 コントローラ セルの各メモリ チャンネルは、メモリ単体に対して最大 51.2GB/s のバンド幅をサポートします。

XIO2 コントローラは、最大 4 つの XDR2 メモリがサポート可能な複数のメモリ チャンネルを実装できます。。この拡張性の高いメモリ アーキテクチャを採用することによって、ゲームやグラフィックス、マルチコア コンピューティング システム等から要求される必要なバンド幅と容量に対応できます。

XIO2 コントローラ IO セルを構成するマクロブロックは 4 つの差動リクエスト (RQ) リンク、1 つのコントロール ブロック (CTL)、及び ある個数の 8 ビット幅の データ ブロック (DQ) からできています。RQ リンクはメモリ サブシステムにアドレスとコントロールの情報を提供します。CTL ブロックはレジスタ アクセスや、初期化、メンテナンス、そしてテスタビリティの機能を実行します。各 DQ は 12.8Gbps までのデータの送受信が可能です。

Enhanced FlexPhase™ 回路は、DQ リンクに対して任意の位相でパーピン単位で送受信が可能になり、 RQ リンクに対しても任意の位相でパーピン単位で信号を送信することができます。従って各信号ピン間での高速シグナル トレースの等長配線を不要にします。業界初の FDMA (Fully Differential Memory Architecture) の採用により、XIO2 セルは、超低電圧の (DRSL) Differential Rambus Signaling Level 信号レベルで、RQ および DQ リンクをフルスピードで高速動作させます。こうした 総合的にラムバス のイノベーションを活用することで、シグナル インテグリティの大幅な改善と低消費電力の両方を実現します。