コアプリフェッチ

背景

CPU クロック速度と、パイプライン処理やマルチスレッド処理などのアーキテクチャ技術の急速な進歩につれ、新世代コンピュータシステムの登場のたびに、メモリシステムのバンド幅に対する要求はますます厳しくなってきています。今後のコンピュータシステムは、プロセッサとメモリ間の性能ギャップが絶えず広くなっているため、メモリシステム（特にメモリシステムのバンド幅）によってますます制限されるようになります。この問題は 1980 年代後半に明らかになり、1990 年になってより顕著になりました。

高いメモリバンド幅の実現自体が困難であるのに加え、高い歩留まりと大量生産という制限付きでこれを実現しなければならないという事実が、この問題を一層困難なものにしています。メモリシステムのバンド幅を向上させる場合の重要な側面として、DRAM インターフェイスと、データが保存される DRAM コア間のデータ転送速度の向上が挙げられます。1990 年代初め、ラムバス社が開発した重要な革新技術（コアプリフェッチ）によって、このデータ転送速度を向上させることが可能になりました。コアプリフェッチにより、高バンド幅を提供するコストが削減され、さらにバンド幅を改善する余地が設けられました。

コアプリフェッチとは何でしょうか。

DRAM のバンド幅の増加に伴う根本的な問題は、DRAM インターフェイスと DRAM コア間のデータ転送速度の増加にあります。1つの可能性としては、DRAM インターフェイスの周波数に合わせて DRAM コアの周波数を上げる方法です。しかし、この方法では、追加回路の複雑さ、ダイサイズの増大、DRAM の消費電力の増加などの問題が発生するため、製造コストが上昇し、歩留まりが低下します。コアプリフェッチでは、この問題を解決するために別の方法を採用しています。それは、DRAM インターフェイスよりも低速で DRAM コアが動作できるようにする方法です。インターフェイスのバンド幅を合わせるため、コアアクセスが起きるたびに、転送速度の違いが補正され、コアから複数のデータビットが送信されます。この方法により、コアプリフェッチは DRAM コアの動作を低速に抑えたまま、DRAM のバンド幅を増加させます。

図 3 では、最新の DRAM のインターフェイス信号速度を向上させるために、コアプリフェッチが広く採用されるようになったことを示しています。低速かつ歩留まりの高い DRAM コアを活用することで、これら製品の大量生産を実現します。1990 年代初めに製造されたラムバス社の最初の DRAM には、8n のコアプリフェッチが組み込まれていました。これにより、DRAM コアの 8倍の速度でインターフェイスからデータを転送することが可能になり、500MHz の有効転送速度を実現しました。XDR DRAM では、コアプリフェッチが 16n になっています。最新の同期 DRAM では、コアプリフェッチが使用されていないため、インターフェイスの転送速度はコア転送速度と同じになります。最近になって、DDR や DDR2 などの他のタイプの DRAM では、コアプリフェッチが採用され、低速コアを利用しながら、インターフェイスのバンド幅を増加させています。DDR DRAM は 2n のコアプリフェッチを使用し、DDR2 DRAM は 4n コアプリフェッチを使用しています。

メリット

高い DRAM コア幅を実現するコスト削減により、コアプリフェッチは以下のようなさまざまなメリットをもたらします。

• DRAM メーカー：　低速でコアを動作させることによって高い歩留まりが実現され、製造工程において販売可能な DRAM の数を増加できます。
• コントローラ設計者：　DRAM の数を減らしても一定レベルのバンド幅を提供できるため、コントローラのピン数や実装コストを削減できます。
• システムインテグレータ：　DRAM 数を最小限に抑えたまま一定レベルのバンド幅を提供できるため、材料費の削減が可能になり、一部のシステムでフォームファクタを小さくすることができます。
• 消費者：　DRAM の歩留まりの向上、パッケージコストの削減、そしてシステムで必要な DRAM 数の減少により、システムコストを削減できます。