完全差動メモリアーキテクチャ（FDMA）

概要

ラムバス社の完全差動メモリアーキテクチャ（FDMA）は、シングルエンドのメモリアーキテクチャと比べて、高いシグナルインテグリティおよびノイズ耐性を提供します。 高品質な信号技術により、超高速なデータ転送および高バンド幅が実現されます。

FDMA は、ポイントツーポイントトポロジを用いて、コマンド/アドレス（C/A）、クロック（CLK）およびデータ（DQ）チャネルの完全差動信号を実装します。この技術は、XDR™ メモリアーキテクチャで使用される DQ および CLK チャネルの高速差動信号に基づいたものです。

差動信号は、メモリコントローラと DRAM コンポーネント間の信号を強化します。また、同時スイッチ出力（SSO）やクロストークによって生じるノイズ干渉を本質的に軽減します。さらに、差動信号は同じデータレートまたは周波数で動作するシングルエンドのシステムで生じる EMI を低減します。

ラムバス社の 16X データレート テクノロジーと組み合わせることで、FDMA は外部クロックが 800MHz の C/A および DQ チャネル上で、 12.8Gbps の信号速度を実現することを可能にします。

差動信号とは何でしょうか。

従来の業界標準メモリアーキテクチャでは、信号ワイヤ上の電圧が他のワイヤ上（通常はグラウンド線）の基準電圧と比較されるシングルエンド信号が使用されます。測定された電圧が電源電圧と同じであれば、信号は「1」と判別され、基準電圧(しきい電圧）より低い場合は「0」として判別されます。シングルエンド信号は簡単に実装可能ですが、現代の一般的な低電圧電子機器では、ノイズ耐性が限られています。また、1本の信号線を共有するため、誘導結合やクロストークが発生しやすくなります。高速システムでは、これらの欠点がエラーとして表れ、ビットエラーレート（BER）の増大につながります。

差動信号では、信号ごとに 2本の信号線を利用します。必要とする論理レベルに基づいて、一方の信号線に直流で相補的な信号が転送されます。電流が各信号線上の抵抗器を通過することで電圧が生じ、レシーバはこの電圧差を測定します。そして、電圧の極性に基づいて、信号は「1」または「0」と判別されます。 信号が「1」か「0」かに関わらず、同じ電流量が生成されるため、同時スイッチ出力（SSO）ノイズ - 電流変化の累積値 - は低減します。

トランスミッタの特定電圧に対して、レシーバは 電圧差（電流ループの 2 本のワイヤ間の電圧差）を2回も測定することが、差動信号の利点として挙げられます。シングルエンド信号では、トランスミッタおよびレシーバで測定される電圧は同じ（つまり、ワイヤとグラウンドの電圧差が 0V）になります。 レシーバで 2 回も電圧差が測定されるということは、ノイズが有効な電圧レベルのしきい値を超えるには、2倍のノイズが必要になることを意味します。

さらに、差動信号はシングルエンド信号と比べて、内在的なコモンノードノイズ耐性のお陰で、ノイズに対する耐性がより優れています。１対2本の片方の信号線にノイズが発生すると、もう片方の信号線にもノイズが発生する可能性が高くなります。レシーバにて、両信号の差が測定されるため、どちらの信号線で発生したノイズも効果的に打ち消すことが可能になります。

差動信号はノイズ耐性が高いだけではなく、シングルエンド信号と比べてより少ない EMI を生成します。これは、差動ペア配線を流れる信号レベルの違いにより、電磁界が発生し、互いに打ち消しあうことで、クロストークやスプリアス発射を低減させます。

完全差動メモリアーキテクチャとは何でしょうか。

GDDR や DDR などの従来の業界標準メモリアーキテクチャでは、データおよびコマンド/アドレスにシングルエンド信号を利用していました。しかし、メモリの速度が増加し、バス幅を拡張するためにより多くのトレースが PCB に追加されるにつれ、ノイズやクロストークはより大きな問題と発展しています。

ラムバス社は、XDR™ メモリアーキテクチャの DQ および CLK チャネルに差動信号を採用しました。 また、XDR メモリアーキテクチャにおけるノイズとクロストークを低減するために、コマンド/アドレス信号線に対してはシングルエンド信号が維持されました。16X データレート テクノロジーでは、DQ、CLK および C/A 信号線で差動信号が用いられるようになり、完全差動メモリアーキテクチャ（FDMA）の誕生となりました。

差動信号では、１チャネルにつき 2 本のワイヤが使用されます。それに対して、シングルエンドシステムでは、１チャネルにつき 1 本のワイヤを使用し、すべてのチャネルに対して共有のグラウンド線を使用します。差動信号は、マルチギガビットのデータレートにおいて、最もメリットを享受できます。この速度では、誘導結合による SSO やクロストークなどの物理現象に対して、シングルエンドシステムはより制限されるようになります。また、このデータレートでは、差動信号はシングルエンド信号と比べて、より少ない消費電力とグラウンド信号を要するようになります。ラムバス社の XDR メモリは差動データシグナリングを採用しているのに対し、業界の主要メモリおよびグラフィックスメモリでは、6Gbps のデータレートが実現される、未だにシングルエンドのデータシグナリングを採用しています。さらに、2 ワイヤのポイントツーポイント C/A インターフェイスの FlexLink™ C/A インターフェイスと組み合わせることで、差動信号はさらに力を発揮します。

商業および性能上のメリット

• FDMA は、1TB/秒以上のメモリバンド幅の性能の進化に対応できる、スケーラブルなアーキテクチャを提供します。
• メモリインターフェイスの幅を拡大する代替方法として、ワイヤやパッケージピンを増やして、使用可能な DRAM デバイスを増やす場合と比べると、FDMA は高速データレート時に、FlexLink C/Aインターフェイスと共に使用すると、実用的かつコスト効率の良いメモリバンド幅の迅速な拡張方法を提供してくれます。
• FDMA は、コモンモードノイズの耐性を向上させ、クロストークや EMI による影響を低減します。
• FDMA は、メモリシステムによって生成される EMI を低減します。
• FDMA は、XDR アーキテクチャで使用される DQ および CLK チャネルの実績ある差動信号アーキテクチャに基づいています。

FDMA は、ラムバス社のテラバイト・バンド幅イニシアチブに基づいて開発されました。. テラバイト・バンド幅イニシアチブは、次世代のメモリアーキテクチャに必要とされるシグナリング技術の開発を促進しており、将来的には、システムオンチップ（SoC）デバイスに対して 1TB/秒のメモリバンド幅を実現します。