FlexPhase™ のタイミング調整

背景

ラムバス社の XDR™ を含む高性能メモリソリューションは、FlexPhase™ テクノロジーを利用して、ピンあたりの信号速度を向上させることができます。XDR システムにおいて、FlexPhase テクノロジーは異なるトレース上の信号間の位相差を予想し、メモリデバイスに送信されるコマンドおよびアドレス信号に対して既知のタイミングでデータビットが送信されるように管理します。FlexPhase は、トレース長の違いによる信号の伝搬時間の変動を管理することで、従来の DRAM アーキテクチャを強化することもできます。

ラムバス社のソリューション

FlexPhase は、以下を実現することにより、システムのデータレートを向上させます。

• タイミングマージンを向上させるための入出力信号タイミングの最適化
• フライバイ・コマンド/アドレス・システム・アーキテクチャの補完
• トレース長を整合させる必要性の排除

FlexPhase テクノロジーは、メモリシステムをサポートする回路基盤上およびメモリデバイスのパッケージ内でトレース長を整合させる必要性を排除します。このようなシステム仕様の簡素化により、柔軟性が向上し、基盤やパッケージングのコスト削減を実現します。また、FlexPhase はプロセスの変化、チップ上のクロックスキュー、ドライバ/レシーバの不整合、クロックの定在波効果を動的に補償することにより、タイミング・オフセットを排除し、システム・タイミングを全体的に向上させます。

FlexPhase™ 回路技術は、メモリシステム設計に柔軟性、簡素化、コスト削減をもたらします。

DRAM システムでは、データとストローブのアライメントを最適化するために、FlexPhase 回路を使用することができます。FlexPhase 回路は、データ、コマンド、アドレスおよびクロック信号間のタイミングを細かく調整するために利用できます。従来の DRAM アーキテクチャでは、FlexPhase 回路を用いて受信信号をコントローラにてデスキューを行い、信号の到着時間のずれを補正できます。さらに、FlexPhase 回路を用いて、コマンド/アドレスまたはクロック信号と同時に、データが DRAM デバイスに届くように、データに「プレスキュー」データとなるタイミング・オフセットを意図的に挿入することも可能です。FlexPhase は、各ピンまたはピングループにて、送受信時の位相オフセットを調整することで、一般的なメモリシステムに見られるタイミングエラーを最小限に抑えます。

フライバイ・アーキテクチャを利用する際、データ、ストローブ、コマンド、アドレスおよびクロック信号をメモリコントローラから DRAM へ伝搬するために要する時間は、信号が伝搬されるコントローラと DRAM デバイス間のトレース長によって主に異なります。 フライバイ・システムでは、コマンド、アドレスおよびクロック信号が各 DRAM に到着する時間に時差があります。これにより、各 DRAM から送信されるデータ信号にも時差が生じます。コントローラにて FlexPhase を用いることで、データ信号のデスキューを行い、システムの内在的なタイミング・オフセットと共に、フライバイ・アーキテクチャによって生じるオフセットも排除できます。また、各 DRAM に送信されるコマンド、アドレスおよびクロック信号に時差があるため、メモリデバイスに書き込まれるデータもコントローラにて事前にスキューを行い、メモリデバイスが予想するデータ書き込み時間とのずれを解消する必要があります。FlexPhase は、システムの内在的なタイミング・オフセットを排除しながらも、事前にスキューを行うことができます。

FlexPhase は、埋め込みクロックを用いてタイミングのデスキューを行う従来のシリアルリンク技術とはかけ離れています。このデスキュー方式では、クロック復元に十分な遷移密度を確保するために、一般的に 8 ビット/10 ビットのエンコーディングを用います。このエンコーディング方法により、より多くのチップ面積が必要となり、消費電力の増大、遅延の増加、そしてバンド幅を 20 パーセントも浪費することになります。

FlexPhase には、高性能メモリシステムにおいて、積極的なタイミングの分解能を実現するタイミングの特性化およびセルフテスト機能が搭載されています。FlexPhase はラムバス社の先駆的な XDR メモリシステムで採用されており、3.2GHz のデータレートに対して、2.5ps のタイミング分解能を実現します。

FlexPhase™ の動作

XDR システムにおける読み取りアクセス時に、FlexPhase テクノロジーが組み込まれたメモリコントローラは、送信された制御信号と各メモリデバイスから受信したデータの「受信」位相差を検出します。この各メモリデバイスに対する位相差は、異なるタイミングでメモリコントローラに届くデータ信号をデスキューする際に利用されます。これにより、各メモリデバイスからアクセスされるデータの正しい再構成を実現できます。

書き込み動作時には、同じような処理が行われ、各メモリデバイスに対して「送信」位相差が検出され、メモリコントローラ内に保管されます。この送信位相差は、送信されたコマンド/アドレス信号と各メモリデバイスに送信されたデータとの間の遅延を修正（プレスキュー）するために使用されます。 以下の図解は、フライバイ・メモリシステム・アーキテクチャにおいて FlexPhase のタイミング・プレスキューが活用される例です。

利点

デバイスにおける利点
GHz データレートの動作時には、FlexPhase はタイミング・ウィンドウやメモリの性能を劣化させる製造上のばらつきの問題を解消します。FlexPhase は、クロックおよびデータ復元（CDR）方式を利用するシステムにおいて生じる電力、面積、そして遅延のデメリットを受けることなく、GHz レートでメモリインターフェイスが動作できるようにします。また、FlexPhase は、高速チップインターフェイスのマージン検証に、デジタル位相オフセットを用いることで、テスト容易性を向上させます。

システムにおける利点
FlexPhase テクノロジーは、トレース長やインピーダンスのばらつきによって生じる信号の位相オフセットを予測かつ調整することで、PCB トレース長の整合要件を緩和します。FlexPhase のタイミング調整は、より簡素で小型なコスト効率の高いメモリ・レイアウトを実現します。FlexPhase のタイミング調整は、システム内において主要なデータ信号に対する検証および特性化を行い、高速リンクの性能検証を可能にします。