フライバイコマンドおよびアドレス

背景

従来の低速 DRAM システムでは、システム内のすべての DRAM に同時に信号を伝搬するトポロジを利用して、クロック、コマンドおよびアドレス信号を複数の DRAM に配分します。このようなシステムでは、コマンドよびアドレスの信号線における伝搬遅延により、システムにタイミングスキューが生じ、バスの動作速度を制限し、最終的に高速メモリシステムの性能に影響を及ぼします。各 DRAM へのクロック、コマンドおよびアドレスの到着時間のスキューは小さいですが、クロック周波数が増加するにつれ、スキューも大きくなります。このようなシステムでは、スキューによって生じるコマンド/アドレス（C/A）バスの周波数の制限は、信頼性の高い GHz 速度のメモリ動作性能を実現する上で、大きな阻害要因となります。

下図で示すように、メモリコントローラとメモリデバイス間のフライトタイムのばらつき（または「フライトタイムスキュー」）は、短いクロック周期の高周波システムにおいて、大きな問題となり得ます。1GHz 以上の速度で動作するシステムでは、サイクル時間の大部分がフライトタイムスキューによって占有され、信頼性の高い信号設定やホールドタイムに十分な時間を確保できません。この問題は、ダブルデータレートの動作時には、さらに悪化します。

フライトタイムスキューの問題に対処するため、コマンドおよびアドレス信号が伝搬される信号線のトレース長を一致させる解決策があります。トレース長を一致させる 1 つの方法として、分岐トポロジが挙げられます。下図で示すように、分岐トポロジでは、コマンド、アドレスおよびクロック信号のトレースが中央ノードにルーティングされ、そこから個別の DRAM に配線されます。DRAM に近い位置に単一の分布地点を配置させることで、トレース長のばらつきは中央ノードから個別 DRAM への短いパスに限定されます。

また、従来の DRAM トポロジの性能は、容量性負荷によって制限されています。メモリ容量を増やすために、モジュール上にメモリデバイスを追加することは、C/A 信号線の容量性負荷を増大し、C/A 信号線上の信号速度を制限することになります。

ラムバス社のソリューション

上記のフライトタイムスキューおよび容量性負荷の問題は、フライトバイアーキテクチャを使用することで解決します。 フライバイアーキテクチャは、メモリのデータレートに影響を及ぼすことなく、メモリ容量を増やす手段として、ラムバス社の DRAM システムに組み込まれました。フライバイアーキテクチャは、システムの伝送トポロジを最適化し、タイミングスキューに対する耐性を持っています。また、FlexPhase™ 回路テクノロジーと組み合わせて使用することで、その他のスキュー問題も解決することができます。フライバイは、メモリデータレートを犠牲にすることなく、拡張性の高いポイントツーポイントのデータ信号線を実現します。

フライバイアーキテクチャでは、クロック、アドレスおよびコマンドは、ソースから同期的に DRAM へ送信されます。上図のように、クロック信号はアドレスおよび制御情報と共に、DRAM インターフェイスに同時に到着するように伝搬されます。しかし、このトポロジでは、一連の信号が各 DRAM に到着する時間に時差が生じます。 上図のように、信号が DRAM 1 に届いてから、次に DRAM 2 に到着というようになります。DRAM インターフェイスに届く信号に時差があるため、信号が各 DRAM の入力キャパシタンスに遭遇する時間にも時差が生じ、容量性負荷が低減されます。容量性負荷を低減することにより、シグナルインテグリティの向上、より高速な信号速度を実現します。

メモリコントローラのデータ信号に FlexPhase 回路テクノロジーを採用することで、さらなるデータレートの増加を達成できます。アドレスおよび制御信号の DRAM への到着時間に時差があるため、個別のデータ信号線上にある DRAM からデータを受け取る時間にもわずかに食い違いが生じます。FlexPhase 回路を用いて、受信されるデータ信号をデスキューすることもできます。また、FlexPhase 回路を用いて、コントローラから DRAM へのデータ信号をプレスキューし、コマンドおよびアドレス信号と既知のタイミングで DRAM に届くようにすることも可能です。

他のトポロジと比べて、より制御されたインピーダンスを実現するために、回路基板上の終端回路の配線に、フライバイコマンド/アドレス アーキテクチャを使用することもできます。また、コマンド/アドレス線からメモリモジュール上の各 DRAM デバイスへのスタブ長を短くすることにより、インピーダンスの不整合を減らすこともできます。信号線のインピーダンス特性を改善することで、信号反射およびノイズの減少を実現し、より高速な周波数信号を可能にします。

高速データレートに加え、フライバイには、高拡張性という大きな利点もあります。アプリケーションのニーズを満たすために、システムに複数の追加 DRAM を搭載させることもできます。フライバイアーキテクチャは、DRAM を追加することで、コマンド/アドレス/クロック信号の高いデータレートを維持できます。他のトポロジでは、フライトタイムスキュー、容量性負荷、そしてインピーダンスの不整合により、データレートが制限されます。 このような非フライバイトポロジでは、DRAM を追加するために、コマンド/アドレス線の信号速度を落とす必要があり、システム性能の低下につながります。

FlexPhase 回路テクノロジーを活用したフライバイアーキテクチャでは、タイミングのばらつきがメモリモジュールで対処されるため、設計者は PCB トレース長の要件を緩和できます。ラムバス社は、ダイナミックポイントツーポイント技術も開発しており、フライバイと共に使用することで、バンド幅を維持しながらもメモリのアップグレードを可能にします。

メリット

サブシステムにおける利点
フライバイアーキテクチャは、従来の方法では実現できない著しく高速なデータレートを可能にします。設計者はフライバイアーキテクチャを使用することで、PCB トレース長の要件を緩和でき、より簡素で小型なメモリサブシステムのレイアウトを実現できます。

システムにおける利点
フライバイアーキテクチャは、GHz データレートで DRAM システムが動作できるようにします。優れた DRAM システム性能により、デスクトップ、ノートブック、エンタープライズサーバー、ストレージをはじめ、HDTV、ゲームシステム、そして携帯用デバイスのパフォーマンス向上を可能にします。