モジュール・スレッディング

概要

モジュール・スレッディングは、モジュール・データアクセスに並列処理を適用することで、メモリモジュールのスループットおよび電力効率を向上させます。このイノベーションはモジュールを 2 つの個別メモリチャンネルに分割し、それぞれのチャンネルにコマンドをインタリーブします。結果として、最低転送サイズが縮小し、列アクティベーション電力が軽減するので、従来の DIMM モジュールと比較すると、バンド幅は50%増、メモリ消費電力は20%減となります。

一般的な DRAM の動作

マルチコア・プロセッシングおよび集中型グラフィック・プロセッサの最近の傾向は DRAM メモリ・サブシステムの性能条件の増加です。マルチスレッド・コンピューティングおよびグラフィックスは、より高いメモリバンド幅が必要になるほか、より小さいデータへのランダム・アクセスをさらに生じさせます。しかし、小規模なデータ転送は各 DRAM 世代において次第に困難になりつつあります。メモリインターフェイスは高速になりましたが、メイン・メモリコアの周波数はほとんど変化していません。結果として、DRAM はメモリコアから大規模なデータが察知されると、アクセス粒度を効果的に増加して、より高速なオフチップ・インターフェイスへシリアライズされる場合に、コア・プリフェッチを実行します。インターフェイスとコアのそれぞれのスピードの違いは、現行モデルの DDR3 DRAM でコア・プリフェッチ比率 8:1 となり、今後の DRAM では 16:1 になると予想されます。この大きなプリ・フェッチ比率と転送サイズによってコンピュータの効率が悪くなる恐れがあり、特に小規模データへのアクセスレートを増加させる必要のあるマルチ・スレッド化された負荷やグラフィックスの負荷でこの恐れががあります。

今日のコンピュータ・プラットフォームのメモリサブシステムは通常、64 ビット幅のデータバスおよび 28 ビットのコマンド/アドレス/クロックバスがある DIMM を実装しています。標準型 DDR3 DIMM モジュールでは、モジュールランク内のすべてのデバイスが単一のコマンド/アドレス (C/A) で同時にアクセスされます。モジュール設定の例では、モジュールプリント回路基盤に並列で取り付けられた 8 つ (x8) のDDR3 コンポーネントが配置され、最低データ転送効率は 64 バイトになっています。

より良い効率性

マルチスレッド化した負荷および小規模転送をより効率的にするには、モジュールを 2 つの個別メモリチャンネルに分割し、従来のモジュールとして同じトレース上で、ただし各メモリチャンネル用の個別チップセレクトで、コマンドを多重化します。スレッド化したモジュールでは、モジュールの各面が個別アクセスとなるので、最小転送サイズが標準の単一チャンネルモジュールの半分になります。

低電力

スレッド化したモジュールはメインメモリ・アクセスの消費電力を低減できます。従来の X8 デバイスモジュールでは、8 個すべての DRAM がアクティベート (ACT) され、その後8個すべてのデバイスで読み込みまたは書き込み (COL) 動作が続きます。スレッド化したモジュールまたは二重チャンネル・モジュールでは、4 個のデバイスをアクティベートするだけで同等のデータ転送ができ、その後そのデバイスに対して 2 回連続で読み取りまたは書き取り動作が実行できます。アクセスにつきアクティベートされるデバイスが 8 個ではなく 4 個になったので、スレッド化したモジュールまたは二重チャンネル・モジュールは、半分のデバイス列アクティベーション電力で同等のバンド幅を達成します。メモリシステムでは、総合モジュール電力が約 20% 削減されたことになります。

増加したバンド幅

スレッド化したモジュールの利点は他に、高データレートで増加した継続バンド幅があります。近代の業界標準 DRAM の多くは、DRAM デバイスの電力制限により、バンド幅も制限されています。DDR3 世代の DRAM からは、DRAM 上の電力伝達ネットワークを保護し、メモリコアへの安定した電圧を維持するために、アクセスできるバンク数が制限されています。このパラメータは tFAW (Four Activate Window period) として知られ、回転 tFAW ウィンドウでは 4 つのバンクのみがアクティベートできます。

コンピュータシステムでは、tFAW は一定の tFAW 期間で 4 つのアクティベートが発行されると、メモリコントローラがその他の列アクティベート・コマンドを発行しないように制限します。これはメモリコントローラを失速させるので、結果的にデータバンド幅が消失することになります。これとその他の制限によって、1600Mbps データレートで実行する DDR3 DRAM は継続データバンド幅の半分までを失います。スレッド化したモジュールの DRAM は、従来のモジュールの DRAM と比較するとアクティベートの数が半分になるので、スレッド化されたモジュールの継続バンド幅はそのコアパラメータによって制限されることはありません。

概略

• モジュール・スレッディングでは、転送の効率および小規模のアクセス粒度を向上させ、モジュールのコモディティ・コスト構造を維持します。
• モジュールスレッディングは列アクティベーションを半減するため、総合メモリ消費電力を 20% 削減できます。
• モジュールスレッディングは、コアパラメータ (tFAW および tRRD) で制限される現行モデルの DDR3 モジュールに比べ、64バイト転送のモジュールバンド幅を 50% まで向上させます。