シリアル リンク イノベーション

ラムバスは 20 年以上にも渡り、シリアル リンク物理レイヤー技術におけるリーダーとしての地位を確保してきました。ラムバスはメモリ アーキテクチャのシリアル リンクの利用におけるパイオニアであり、通信インターフェースでのシリアル リンク テクノロジーの使用において他社を大きくリードしています。特許を取得したイノベーションに基づくラムバスの広範なポートフォリオは、PCI Express、Serial ATA、Serial Attached SCSI (SAS)、DisplayPort および USB3.0 などの幅広い業界標準のシリアル リンクにおける基礎となっています。ラムバスがライセンス供与するシリアル リンク イノベーションには次のようなものがあります。

• トランスミッター プリエンファシスおよびディエンファシス チャンネル ロスを補うことにより、リンクの最大動作周波数を高めます。
• 広帯域周波数レンジ位相ロック ループ (PLL) 継続的な広帯域周波数調整機能によりシリアル リンクの搭載を簡素化。
• フェーズ補間器ベースのクロックおよびデータ リカバリ (CDR) コストや電力、CDR 回路のエリアを削減し、高速リンク vs PLL ベースの CDR におけるジッタ パフォーマンスを向上させます。

背景

ワイド パラレル バスは、イントラ ペア スキューやクロストーク、その他の接続障害および物理的な制約により、高いバンド幅やデータ レートへの拡張能力が多くの場合に制限されます。シリアル リンクはピンやシグナルに関する制約を克服することにより、パフォーマンスのより強い拡張性を実現します。シリアル リンク テクノロジーは SerDes とも呼ばれる場合もあります。これは Serializer-Deserializer （シリアライザ - デシリアライザ） の略語です。シリアル リンクの基本的なアイデアはシンプルです。パラレル データ（8 ビット幅など）はシリアル化され （並列から直列へ変換）、シリアル化比率に応じた高いデータレートで 1 ビットづつを伝送し、レシーバにおいてデシリアル化 （直列から並列へ変換） されます。例えば、100Mbps で稼動する 8 ビットのパラレル バスは、800Mbps で稼動する 1 ビットチャンネルにシリアル化することができます。

シリアル化により、高い周波数で稼動することでピンカウントを低減し、より狭いチャンネル幅での等量のデータ伝送が可能になります。ピンカウントの低減は、より小さなダイおよびパッケージにつながります（トランスミッターおよびレシーバーの双方で）。ピンの低減により、コネクタを小型化して機器の相互接続のための PCB 面積が減少し、全体的なシステム コストの削減にもつながります。

ピンの数を低減することで、クロストークの効果も緩和されるため、より強固なソリューションとなります。ただし、シリアル リンク アーキテクチャは高いデータ レートで稼動する必要があるため、回路の設計がより複雑になります。混合シグナル回路やパッケージング、特性化技術における特許を取得したラムバスのイノベーションは、高速のシリアル リンク設計における問題に対応し、設計者はシリアル リンク テクノロジーのメリットを存分に活用できるようになります。

イノベーション

広帯域周波数レンジ PLL、フェーズ補間器ベースのクロックおよびデータ リカバリ (CDR)、トランスミッター プリエンファシスおよびディエンファシスに加え、ラムバスがライセンス供与するシリアル リンク イノベーションには次のようなものがあります。

• クロック乗算遅延ロック ループ (DLL) 高速のパラレルおよびシリアル リンクにおける統合レベルおよびノイズ除去機能が向上します。
• パーシャル レスポンス デシジョン フィードバック イコライゼーション (PrDFE) 等化技術により、データ アイがレシーバで完全に閉じていても、レシーバはマルチ ギガビット データ レートでデータをキャプチャできるようになります。
• データ フィルタリング ジッタを低減し、より安定したタイミング リファレンスを提供する CDR 技術です。
• システム応答シグナリング システム構成の機能として伝送レベルや等化設定を行うことにより、シグナル インテグリティの最適化が可能になります。
• クローズド ループ キャリブレーション リピート パターンを利用したキャリブレーションによりレシーバおよび伝送システムのパフォーマンスが向上します。
• デュアル エッジ クロッキングおよびデューティサイクル補正 ダブル データ レートまたは DDR としても知られるデュアル エッジ クロッキングは通常、低電力を維持しながらシステム クロック レートを高めるために利用されます。ただし DDR の動作により、不完全なクロックおよびデータ デューティ サイクルが生じる場合もあります。高速のシリアル リンクに要求されるエッジ設置の精度を上げるには、多くの場合にデューティ サイクル補正回路を使用する必要があります。
• InSitu シグナル モニタリング 入力データにおけるオン チップのオシロスコープ表示を可能にする、レシーバ シグナルのリアルタイム監視。