DDR3 メモリ インターフェイス ソリューション

ラムバスの DDR3 メモリインターフェイスソリューションは、家電製品に特化した高パフォーマンスで低コストの PHY です。ラムバスの消費者向け DDR3 PHY ソリューションは、低コストのワイヤーボンドパッケージで最大 1600 メガトランスファー/秒 (MT/s) のデータレートをサポートする能力を備えています。これはオンチップのフェーズロックループ (PLL) やディレイロックループ (DLL)、FlexPhase™ タイミング調整回路、アウトプットドライバキャリブレーション、オンダイターミネーション (ODT) キャリブレーションなどの特許を持つイノベーションを取り入れ、完全なメモリソリューションを提供します。さらに PHY は DDR2 SDRAM アプリケーションの下位互換性も提供します。

DDR3 PHY はコマンド/アドレス (C/A) マクロセルおよび様々な数の 8 ビット データ マクロセルから構成されています。PHY には、IO パッドや PLL、電源モードマネージメント (PMM)、送信および受信パス、クロック分配、コントロール ロジック、配電、静電放電 (ESD) 保護回路など、優れたオペレーションに必須となるコンポーネントがすべて含まれています。

ラムバスの FlexPhase 技術は、フライバイ トポロジの書き込みレベリングや読み取りレベリングの遅延調整などを含め、最適なメモリシステムタイミングを可能に提供します。メモリコントローラによる標準 DDR3 書き込みレベリング キャリブレーションプロセスのサポートも提供しています。

ラムバスは PHY 開発パッケージ (PDP) で DDR3 PHY を提供しています。これによりメモリインターフェイス設計者は DDR3 の実装をカスタマイズし、固有のアプリケーションニーズを満たすことができるようになります。ラムバス社は PDP により、PHY アーキテクチャやスキマティクス、モデル、ジェネリックレイアウト、フロアプラン、検証 IP、実装やテスト関連のドキュメント、スクリプトの設計、ファイルのシミュレーションなどの基本的な必須技術をすべて提供し、優れたインターフェイスの設計を可能にします。

インターフェイス機能

• 800 ～ 1600MT/s データレート
• DDR3 および DDR2 シグナリングモード: SSTL_1.35、SSTL_1.5、および SSTL_1.8 ロジックレベル
• FlexPhase™ によるデータ、アドレス、クロック信号のタイミング調節
• プログラム可能な出力インピーダンスおよびオンダイターミネーション
• 出力インピーダンスの ZQ キャリブレーションおよびオンダイキャリブレーション
• ASIC インターフェイス用の集積 DLL、およびインターフェイス/デバイスクロック合成用の高パフォーマンス PLL
• 統合可能な設計フローとの互換性のための同期 ASIC インターフェイス
• プログラム可能な出力スルーレート
• 電源モード マネージメント モジュール
• PHY 内評価モジュール
• ワイヤーボンドまたはフリップチップ パッケージのサポート