弊社をフォローする:
XDR™ イノベーション
ラムバスの XDR™ メモリ インターフェイス アーキテクチャは、4 つの基本的な技術である差動ラムバス信号レベル (DRSL)、オクタルデータレート (ODR)、FlexPhase™ デスキュー回路、ダイナミックポイントツーポイント (DPP) 技術で構成されています。
- DRSL（(差動ラムバス信号レベル）は、低電圧、低消費電力、差動信号の標準で、拡張性のある複数ギガヘルツの双方向ポイントツーポイントデータバスを実現して XIO セルを XDR DRAM デバイスに接続します。また、XDR メモリソリューションには、もともとは RDRAM® メモリインターフェイス向けに開発されたラムバス信号レベル (RDL) 基準が使用されており、最大 36 個のデバイスをソースシンクロナスのバスアドレスおよびコマンド信号に接続可能です。
- ODR（オクタルデータレート）は、各クロックサイクルで 8 ビットのデータを転送する技術です。これは、DDR（ダブルデータレート）を使用する現在の最先端メモリ技術の 4 倍に相当します。XDR のデータレートは、最大 7.2GHz まで拡張可能です。
- FlexPhase デスキュー回路は XDR メモリインターフェイスデータバスのビット間の統計的タイミングオフセットを排除します。解像度 2.5ps (3.2Gbps で) および 10ns 以上の最高範囲を誇る FlexPhase 技術では、ボードおよびパッケージでトレース長に一致させる必要がありません。さらに、FlexPhase はチップ上のクロックスキュー、ドライバ/レシーバのミスマッチ、およびクロック定常波の効果の動的な調整も行うため、低コストのシステム設計が可能になります。
- ダイナミックポイントツーポイント (DPP) 技術は、モジュールの拡張により容量拡張の柔軟性を実現しつつ、データバスにおけるポイントツーポイント信号のシグナルインテグリティの利点を保っています。メモリモジュールは、さまざまなデータバス幅をサポートするために動的に再構成できるため、固定データバス幅のメモリコントローラを数が変動するモジュールに接続することができます。