|
|
다중 Gbps 플랫폼을 위한 저소비 전력 기술요약:다중 Gbps 신호를 위한 Rambus의 저소비 전력 구상은 핵심적인 Rambus 재료 기술을 발전시키기 위한 노력의 일환으로, 오늘날의 다중 Gpbs 데이터 링크의 고성능 및 저소비 전력 설계 목표를 달성할 수 있도록 합니다. 이 구상의 결과로 Rambus는 다중 GHz 데이터 속도로 운영하는 동안 전력 소모를 약 2.2mW/Gbps로 감소시킬 수 있었습니다. 전력을 감소시키고 시스템 성능을 개선하는데 사용된 Rambus의 접근 방식은 다음과 관련된 혁신적인 실리콘, 시스템 및 소프트웨어 기술을 포함합니다.
저소비 전력 신호 기술을 포함하여 Rambus 재료 기술을 사용하여 전력 및 성능 분야의 공격적인 설계 목표를 달성할 수 있습니다. 배경:현재의 높은 대역폭을 가진 다중 Gbps 직열 링크는 데이터 전송 속도 성능과 전력 소비 간에 균형이 필요합니다. 온도 또는 배터리 수명 요구사항으로 인해 시스템 설계자가 풀기 어려운 전력 문제에 직면하고 있는 이 시점에 전력과 성능간의 균형을 최적화하는 것은 갈수록 중요합니다. 역사적으로 볼 때 다중 Gbps 데이터 전송 속도의 전력 소모에 대한 최종 목표는 Gbps 당 1mW였습니다. 그러나 현재 기술은 Gpbs 당 약 10-20mW의 수치를 달성했습니다. Rambus는 Gbps 당 2.2mW 전력 분산을 가능하게 한 실리콘 직렬 링크를 통해 난공불락의 Gbps 당 1mW를 향한 적극적인고 중요한 진보를 이루었습니다. 이것은 참조 클럭 증대를 위한 공유 LC-PLL, 공명 클럭 배포 네트워크, 저 진폭 전압 모드 송신기, 수신기 클럭을 위한 저소비 전력 단상 회전자 그리고 소프트웨어 기반 CDR 및 적응형 균등화를 통해 달성되었습니다. 이 업종에 있는 다른 기업에 의해 20mW/Gb/s 속도를 가진 최신의 직렬 링크 후면 송수신기가 선보였으며, 최근에 칩간 링크는 10mW/Gb/s**에 가까운 전력 효율성을 달성했습니다. Rambus는 지터(jitter) 성능이나 허용 비트 오류 속도(BER)로 운영하는데 필요한 신호 통합 기능을 희생시키지 않고 직렬 링크에 대한 전력 효율성을 크게 개선시키는 회로와 소프트웨어 기술을 연구하고 개발하고 있습니다. 이러한 전진을 통해 컴퓨터와 모바일 시장에서 요구되는 저소비 전력 및 고속 데이터 전송 속도 애플리케이션을 가능하게 하는 빌딩 블록 기술을 제공합니다. Rambus 솔루션:Rambus의 저소비 전력 신호 기술은 다음과 같은 온칩 기능을 활용하는 기술을 통해 시스템 성능을 개선합니다.
다중 Gbps 데이터 전송 속도 요구조건이 플랫폼의 성공에 필수적인 연산 및 소비 애플리케이션에 적합하기 때문에, Rambus 저소비 전력 신호 기술은 시스템의 온도/배터리 수명 성능을 강화하는 동시에 데이터 성능 요구를 충족시킵니다. 이러한 기술을 통해 시스템 설계자는 유연성을 가질 수 있어 전체적인 전력 소모 목표를 충족시킬 수 있습니다. 직렬 링크의 적응형 균등화(Adaptive Equalization)와 PLLL 및 DLL의 전원 공급 장치 소음 차단(Power Supply Noise Rejection) 기능과 같은 Rambus의 특허받은 또는 특허 심사 중인 혁신 기술은 ISSCC 2007에 명시된 저소비 전력 수치를 가능하게 합니다.  
어떤 분야에서 이점이 있습니까?장치 이점:다중 GHz 전송 속도에서 Rambus의 저소비 전력 신호 기술을 사용하여 전력 소모를 약 2.2mW/Gbps로 감소시켰습니다. 6.25 Gbps IO PHY의 현재 발표된 접근법과 비교할 때 이 솔루션은 전통적인 직렬 링크와 비교하여 3배 이상 전력 소비가 감소됨을 보여줍니다. 이 전력 감소 수치는 에너지 재생 클럭 회로의 사용을 통해 구체화되어 전반적인 클러킹 성능을 개선하며, 다른 신호 회로를 최적화하여 고 에너지 신호 사용에 대한 요구를 최소화합니다. 하부 시스템 이점: Rambus의 저소비 전력 신호 기술은 IO PHY 당 전력 소모를 감소시킵니다. 그로 인해 데이터 인터페이스 개체를 구현하기 위해 높은 대역폭 장치에 의존하는 모듈과 하위 시스템에 대한 전력 요구조건을 감소시킵니다. 열 분산, 케이스의 냉각 요구조건, 배터리 수명 및 전력 소모 관리 분야는 Rambus 저소비 전력 솔루션을 활용하는 대형 장치를 사용하여 모두 혜택을 받을 수 있습니다. 저소비 전력, 낮은 소유 비용 및 지속적인 높은 대역폭 데이터 성능은 하부 시스템 고객과 구별되는 이점을 가집니다. 링크:ISSCC 2007에 명시된 기술 문서에 대한 자세한 정보는 다음 링크를 참조하십시오. * K. Krishna, DA Yokoyama-Martin, S Wolfer, et al., “A 0.6 to 9.6Gb/s Binary Backplane Transceiver Core in 0.13μm CMOS,” ISSCC Dig. 기술 문서 분량. 48 page 64-65, 2005년 2월. ** E. Prete, D. Sheideler, A. Sanders, “A 100mW 9.6Gb/s Transceiver in 90nm CMOS for Next- Generation Memory Interfaces,” ISSCC Dig. 기술 문서 분량. 49 page. 88-89, 2006년 2월. *** R. Palmer, J. Poulton, et al, “A 14mW 6.25Gb/s Transceiver in 90nm CMOS for Serial Chip-to-Chip Communications”, ISSCC Dig. 기술 문서 분량. 50 page. 9-11, 2007년 2월. |
|
