XIO2 컨트롤러 IO 셀

XIO2 셀은 XDR™2 DRAM 장치에 대한 고성능, 전력 효율적인 컨트롤러입니다. 초기 컨트롤러 설계는 16X 데이터 전송 속도 신호 전달 기술을 사용하여 최대 12.8Gbps의 확장성과 9.6Gbps의 속도를 자랑합니다. XIO2 컨트롤러 셀의 각 메모리 채널은 XDR2 DRAM 장치당 최대 51.2GB/s의 대역폭이 유지되도록 지원할 수 있습니다.

XIO2 컨트롤러는 여러 메모리 채널에 대해 구성할 수 있으며 개별적으로 1개에서 4개까지의 XDR2 장치를 지원합니다. 이렇게 확장 가능성이 높은 본 아키텍처는 게임, 그래픽 및 멀티 코어 컴퓨팅 시스템에서 필수적으로 요구되는 조건에 적합한 대역폭 및 용량을 제공합니다.

XIO2 컨트롤러 IO 셀에 대한 각 매크로는 4개의 다른 요청(RQ) 링크, 컨트롤 블럭 및 8비트 데이터 블록(DQ)의 가변 수로 구성되어 있습니다. RQ 링크는 메모리 하위 시스템에 주소 및 제어 정보를 제공합니다. CTL 블럭은 등록 액세스, 초기화, 유지보수 및 테스트성 기능을 수행합니다. 각 DQ는 데이터를 최대 12.8Gbps의 속도로 전송 및 수신할 수 있습니다.

Enhanced FlexPhase™ 회로는 DQ 링크에 대해 임의의 핀당 송신 및 수신 데이터 위상을 가능케 하고, RQ 링크에 대해서는 임의의 핀당 송신 위상을 가능케 하여 이러한 고속 신호의 트레이스 길이 일치에 대한 필요성을 제거합니다. 업계 최초로 FDMA(Fully Differential Memory Architecture)를 적용한 XIO2 셀은 매우 낮은 전압의 DRSL(Differential Rambus Signaling Level)을 사용하여 RQ 및 DQ 링크를 전속도로 작동합니다. 이러한 Rambus의 모든 혁신 기술을 통해 신호 무결성 향상 및 전력 소모 절감이라는 두 가지 효과를 누릴 수 있습니다.