코어 프리페치

배경

CPU 클록 속도가 빠르게 증가하고 파이프라이닝과 멀티스레딩과 같은 아키텍처 기술로 인해 새로운 세대의 컴퓨터 시스템에서는 메모리 시스템 대역폭의 증가가 요구되고 있습니다. 프로세서-메모리 간 성능 차이가 지속적으로 늘어남에 따라 다음 세대의 컴퓨터 시스템은 더욱 메모리 시스템, 특히 메모리 시스템 대역폭에 의해 제한을 받게 됩니다. 이러한 문제는 1980년대 말에 나타났으며 1990년대 들어와서 훨씬 더 중요하게 되었습니다.

높은 메모리 대역폭을 제공하는 것도 어려운 문제지만 고수율, 고수량 생산에서 수행해야 한다는 것이 어려움을 더욱 가중시키고 있습니다. 메모리 시스템 대역폭 증가의 핵심적인 부분은 DRAM 인터페이스와 데이터가 저장되는 DRAM 코어 간에 데이터 전송 속도를 높이는 것입니다. 1990년대 초에 Rambus가 개발한 중요한 혁신 기술인 코어 프리페치를 통해 데이터 전송 속도를 향상시킬 수 있었습니다. 코어 프리페치는 고대역폭 제공에 따른 비용을 낮추고 향후 대역폭 개선을 위한 여유분을 마련합니다.

코어 프리페치의 개념

DRAM 대역폭이 증가하는 근본적인 문제는 DRAM 인터페이스와 DRAM 코어 간에 데이터 전송 속도가 증가하기 때문입니다. 하나의 가능성은 DRAM 코어의 주파수를 DRAM 인터페이스 주파수와 일치할 때까지 증가시키는 것입니다. 그러나 이 방법은 회로 복잡성을 추가로 발생시키고, 다이 크기가 커지며, DRAM 전력 소비가 늘어나 높은 제조 비용과 낮은 수율로 이어집니다. 코어 프리페치는 DRAM 코어를 DRAM 인터페이스와 비교할 때 감소된 속도로 작동하게 함으로써 해당 문제를 해결할 수 있는 여러 가지 접근방법을 제공합니다. 인터페이스의 대역폭을 일치시키기 위해 코어 액세스마다 이러한 전송 속도의 차이를 보정하여 코어로부터 여러 개 비트의 데이터를 전송합니다. 이러한 방법으로 DRAM 코어가 낮은 속도에서 작동하도록 제한되더라도 코어 프리페치로 인해 DRAM 대역폭이 증가됩니다.

그림 3은 코어 프리페치가 현재 DRAM의 인터페이스 신호 전달 속도를 향상시키기 위한 방법으로 널리 채택되고 있다는 것을 설명합니다. 이 기술은 저속의 고수율 DRAM 코어를 활용함으로써 해당 제품을 대량 제조할 수 있습니다. 1990년 초에 생산된 최초의 Rambus DRAM은 8n 코어 프리페치를 적용했는데, 인터페이스는 효과적인 전송 속도인 500MHz가 되도록 DRAM 코어 속도의 8배로 데이터를 전송할 수 있었습니다. XDR DRAM은 코어 프리페치를 16n으로 증가시킵니다. 최신 동기화 DRAM은 코어 프리페치를 사용하지 않아 인터페이스 전송 속도가 코어 전송 속도와 같습니다. 또한 최근에는 DDR 및 DDR2와 같은 여러 종류의 DRAM에 코어 프리페치 기술이 적용되어 저속 코어를 활용하면서 인터페이스 대역폭을 증가시켰습니다. DDR DRAM은 2n 코어 프리페치를 사용하는 반면에 DDR2 DRAM은 4n 코어 프리페치를 사용합니다.

이점

높은 DRAM 대역폭을 얻는 데 따른 비용을 절감함으로써 코어 프리페치는 다음과 같은 다양한에게 혜택을 주고 있습니다.

• DRAM 제조업체: 코어를 저속에서 작동하게 함으로써 고수율을 얻어 한 번의 생산 단계에서 많은 DRAM을 양산할 수 있습니다.
• 컨트롤러 설계자: 보다 적은 DRAM으로 지정된 수준의 대역폭은 제공할 수 있으므로 컨트롤러 핀 수 및 패키지 비용이 절감됩니다.
• 시스템 통합업체: DRAM 수를 최소화하면서 지정된 수준의 대역폭을 제공하여 자재 비용을 절감하고 일부 시스템에서는 보다 작은 폼 팩터를 사용할 수 있습니다.
• 소비자: 높은 DRAM 수율, 패키비 비용 감소 및 시스템에 필요한 DRAM 감소로 인해 시스템 비용을 절감할 수 있습니다.