모듈 스레딩

개요

모듈 스레딩은 모듈 데이터 액세스에 병렬 처리를 적용하여 처리량을 높이고 전력 소비 효율을 향상시킵니다. 이 혁신 기술은 모듈을 두 개의 개별 메모리 채널로 분할하고 명령을 각 채널에 인터리브합니다. 이렇게 하면 최소 전송 크기가 작아지고 로우 활성화에 필요한 전력이 절감되어 기존의 DIMM 모듈에 비해 대역폭이 50% 높아지고 메모리 전력이 20% 낮아집니다.

일반적인 DRAM 작동

멀티 코어 처리 기술 및 수렴된 그래픽 계산 프로세서의 최신 경향은 DRAM 메모리 하위 시스템의 성능 요구 사항을 높이는 것입니다. 멀티 스레드 컴퓨팅 및 그래픽은 높은 메모리 대역폭을 필요로 하지 않을 뿐 아니라 크기가 작은 데이터에 대해 더 많은 임의 액세스를 생성합니다. 그러나 각 DRAM 생성을 통해 적은 양의 데이터를 전송하는 것이 점점 어려워지고 있습니다. 메모리 인터페이스의 속도가 계속해서 향상된 반면 메인 메모리 코어의 주파수는 이전과 거의 동일한 상태로 유지되기 때문입니다. 그 결과 DRAM은 코어 프리페치를 구현하고 메모리 코어에서 다량의 데이터가 감지된 후 보다 빠른 오프칩 인터페이스로 직렬화되도록 함으로써 액세스 세분화를 효과적으로 확대합니다. 인터페이스 속도와 코어 속도의 차이는 현재 DDR3 DRAM에서 8:1의 코어 프리페치 비율로 나타나며 이후 세대의 DRAM에서는 16:1에 달할 것으로 예상됩니다. 이와 같이 프리페치 비율과 전송 크기가 크면 컴퓨팅 효율이 저하될 수 있으며 특히 크기가 작은 데이터에 대한 빠른 액세스 속도를 요구하는 멀티 스레딩 작업 및 그래픽 작업의 경우 효율이 크게 저하될 수 있습니다.

현재의 컴퓨팅 플랫폼의 메모리 하위 시스템은 보통 64비트 폭의 데이터 버스 및 28비트 명령/주소/클록 버스를 포함하는 DIMM으로 구현됩니다. 표준 DDR3 DIMM 모듈에서 모듈 랭크 내의 모든 장치는 단일 C/A(명령/주소)를 통해 동시에 액세스됩니다. 예제 모듈 구성은 병렬로 조립된 8개(x8)의 DDR3 구성요소를 모듈 인쇄 회로 기판에 배치하고 64바이트의 최소 데이터 전송 효율을 보유합니다.

향상된 효율

모듈을 두 개의 개별 메모리 채널로 분할하고 기존 모듈과 동일하지만 분할된 각 메모리 채널에 대해 별개의 칩이 선택된 트레이스 집합에 명령을 다중 송신하면 멀티 스레딩 작업 효율 및 크기가 작은 데이터의 전송 속도가 향상됩니다. 스레드된 모듈에서 분할된 각 모듈은 독립적으로 액세스되기 때문에 최소 전송 크기가 표준 단일 채널 모듈의 절반으로 줄어듭니다.

낮은 전력

스레드된 모듈은 메인 메모리 액세스의 소비 전력을 낮춥니다. 8개 장치로 구성된 기존 모듈의 경우 8개의 DRAM이 모두 활성화되어야(ACT) 8개의 장치 모두에서 읽기 또는 쓰기(COL) 작업이 수행됩니다. 스레드된 모듈 또는 듀얼 채널 모듈은 4개의 장치를 활성화한 후 활성화된 4개의 장치에 대해 읽기 또는 쓰기 작업을 연속으로 두 번 수행하는 방식으로 동일한 데이터 전송 속도를 유지합니다. 액세스당 8개 장치가 아닌 4개의 장치만 활성화되기 때문에 스레드된 모듈 또는 듀얼 채널 모듈은 장치 로우 활성화에 절반의 전력만을 사용하면서도 동일한 대역폭을 확보할 수 있게 됩니다. 이는 메모리 시스템에서 전체 모듈 전력의 약 20%를 절감하는 효과를 제공합니다.

향상된 대역폭

스레드된 모듈이 제공하는 또 다른 혜택은 높은 데이터 전송 속도에서 대역폭도 높게 유지된다는 것입니다. 현재의 업계 표준 DRAM은 대부분 DRAM 장치의 전력 제약으로 인해 한정된 대역폭을 보유합니다. DDR3 세대로 시작하는 DRAM의 경우 DRAM 상의 전력 공급 네트워크를 보호하고 메모리 코어의 전압을 안정적으로 유지하기 위해 제한된 수의 뱅크에만 액세스가 허용됩니다. tFAW(Four Activate Window 시간)로 알려진 이 매개변수는 진행 중인 tFAW 창에 4개의 뱅크만이 활성화될 수 있도록 합니다.

컴퓨팅 시스템에서 주어진 tFAW 시간 내에 4개의 로우가 활성화되면 tFAW 매개변수는 메모리 컨트롤러가 추가 로우 활성화 명령을 실행하지 못하도록 제한합니다. 이렇게 되면 메모리 컨트롤러의 작동이 중단되므로 결과적으로 데이터 대역폭이 떨어지게 됩니다. 코어 매개변수와 다른 제약으로 인해 1600Mbps의 데이터 전송 속도로 실행되는 DDR3 DRAM의 경우 지속 데이터 대역폭이 최대 50%까지 떨어지게 됩니다. 그러나 스레드된 모듈의 DRAM은 기존 모듈의 절반만 활성화되기 때문에 스레드된 모듈의 지속 대역폭은 코어 매개변수의 제한을 받지 않습니다.

요약

• 모듈 스레딩은 모듈의 합리적인 비용 구조를 유지하면서 전송 효율을 높이고 보다 세밀한 액세스 세분화를 가능하게 합니다.
• 모듈 스레딩은 로우 활성화의 수를 절반으로 줄여 전체 메모리 소비 전력의 20%를 절감합니다.
• 모듈 스레딩은 64바이트 전송에 대한 모듈 대역폭을 코어 매개변수(tFAW 및 tRRD)에 의해 제한되는 기존 DDR3 모듈에 비해 최대 50%까지 향상시킵니다.