직렬 링크 혁신 기술

Rambus는 20년이 넘는 기간 동안 직렬 링크 관련 물리적 계층 기술 분야에서 선두 기업으로 자리해 왔습니다. Rambus는 직렬 링크를 메모리 아키텍처에서 최초로 사용하였으며 통신 인터페이스에서 직렬 링크 기술을 사용하는 진일보를 이루었습니다. Rambus의 특허를 받은 광범위한 혁신 기술 포트폴리오는 PCI Express, 직렬 ATA, SAS(Serial Attached SCSI), DisplayPort 및 USB3.0을 포함한 광범위한 산업 표준 직렬 링크들의 밑거름이 되고 있습니다. Rambus에서 라이센스를 제공받을 수 있는 직렬 링크 혁신 기술에는 다음이 포함됩니다.

• 송신기의 프리엠퍼시스(Pre-emphasis) 및 디엠퍼시스(De-emphasis) - 채널 손실을 보상해 링크의 최대 작동 주파수 증대.
• 광역 주파수 영역 PLL(Phase Lock Loop) - 연속적인 광역 주파수 조정 기능으로 직렬 링크 구현 단순화.
• 위상 보간기 기반의 CDR(Clock and Data Recovery) - 비용, 전력 소비량 및 CDR 회로 면적을 절감하고 고속 링크 대 PLL 기반 CDR에서의 지터 성능 향상.

배경

광역 병렬 버스는 한 쌍 내에서의 비대칭, 혼선, 기타 커플링 장애와 물리적 제한으로 인해 더 높은 대역폭으로 확장하지 못하는 경우가 종종 있습니다. 직렬 링크는 이러한 핀과 신호 전달 제한을 극복하여 더욱 큰 규모로 성능 확장이 가능합니다. 직렬 링크 기술은 때로 Serializer-Deserializer의 두문자어인 SerDes로 언급되기도 합니다. 직렬 링크의 기본적인 발상은 병렬 데이터(예: 8비트 폭)를 직렬화(Serialize, 즉 병렬에서 직렬로 변환)한 다음 직렬화 비율에 비례하는 높은 데이터 전송 속도로 한 번에 1비트씩 전송한 후 수신기에서 비직렬화(Deserialize, 직렬에서 병렬로 변환)하는 것입니다. 예를 들어 100Mbps에서 작동하는 8비트 병렬 버스는 800Mbps에서 작동하는 1비트 채널로 직렬화할 수 있습니다.

직렬화를 하면 더 높은 주파수에서 작동돼 핀의 수가 줄어듦으로써 동일한 양의 데이터를 좀 더 좁은 채널 폭을 통해 전송할 수 있습니다. 핀의 수가 줄어든다는 것은 다이와 패키지의 크기(송신기와 수신기 모두)가 줄어든다는 것을 의미합니다. 핀의 수가 적어지면서 커넥터가 물리적으로 작아져 PCB의 면적 소모가 줄어들고 중간 장치와 전반적인 시스템의 비용이 절감됩니다.

핀의 수가 줄어들면 혼선 효과도 줄어들어 좀 더 강력한 솔루션을 만들 수 있습니다. 그러나 직렬 링크 아키텍처는 높은 데이터 전송 속도에서 작동되어야 하므로 회로 설계가 좀 더 복잡해 집니다. 혼합 신호 회로, 패키징 및 특성화 기술 분야에서 특허를 받은 Rambus의 혁신 기술은 고속 직렬 링크 설계에 있는 도전 과제를 해결해줌으로써 설계자들이 직렬 링크 기술의 혜택을 모두 활용할 수 있도록 합니다.

혁신 기술

광역 주파수 영역 PLL, 위상 보간기 기반의 CDR(Clock and Data Recovery) 및 송신기의 프리엠퍼시스(Pre-emphasis) 및 디엠퍼시스(De-emphasis)와 더불어 Rambus에서 라이센스를 제공받을 수 있는 직렬 링크 혁신 기술에는 다음이 포함됩니다.

• 클록 다중화 DLL(Delay Lock Loop) - 고속 병렬 및 직렬 링크에 대한 통합 수준과 소음 차단 기능 개선.
• PrDFE(Partial Response Decision Feedback Equalization) - 수신기의 데이터 아이가 완전히 닫혀진 상태에서 수신기가 여러 기가비트의 데이터 전송 속도에서 데이터를 확보할 수 있도록 하는 균등화 기술.
• 데이터 필터링 - 지터를 줄여주고 좀 더 안정적인 타이밍 기준을 제공하는 CDR 기술.
• 시스템 대응 신호 전달 - 최적화된 신호 무결성은 시스템 구성의 기능으로 전송 레벨과 균등화 설정을 구성해 달성할 수 있습니다.
• 폐쇄 루프 보정 - 반복 패턴을 이용한 보정을 통해 수신기와 송신기 시스템이 좀 더 높은 성능을 달성할 수 있습니다.
• 듀얼 에지 클록 및 듀티 사이클 보정 - 이중 데이터 전송 속도 또는 DDR로도 알려져 있는 듀얼 에지 클록은 저전력을 유지하면서도 시스템 클록 속도를 높이는 데 종종 사용됩니다. 그러나 DDR 작동을 실시하면 클록과 데이터 듀티 사이클에 종종 결함이 발생할 수 있습니다. 고속 직렬 링크에 필요한 정밀한 에지 배치 정확성을 달성하려면 듀티 사이클 보정 회로를 종종 사용해야 합니다.
• InSitu 신호 모니터링 - 입력 데이터의 On-Chip 오실로스코프 보기를 제공하는 수신기 신호의 실시간 모니터링.