DDR3 메모리 인터페이스 솔루션

Rambus DDR3 메모리 인터페이스 솔루션은 뛰어난 성능에 가격이 저렴한 PHY가 가전제품에 맞게 맞춤화된 제품입니다. Rambus의 가전용 DDR3 PHY 솔루션은 최대 1600M의 초당 데이터 전송 속도를 저렴한 선본드 패키지에 담아 제공합니다. 온칩 위상 고정 루프(PLL), 지연 고정 루프(DLL), FlexPhase™ 시간 조정 회로, 출력 드라이버 교정 및 온 다이 터미네이션(ODT) 보정과 같이 특허를 획득한 혁신들을 집대성하여 완벽한 메모리 솔루션을 제공하게 되었습니다. PHY는 DDR2 SDRAM 응용 분야에서도 역호환이 가능합니다.

DDR3 PHY는 명령/주소(C/A) 매크로 셀 하나와 다양한 수의 8비트 데이터 매크로 셀로 구성되어 있습니다. PHY에는 IO 패드, PLL, 전원 모드 관리(PMM), 송수신 경로, 클록 분배, 제어 로직, 전력 분배 및 정전기 방전(ESD) 보호 회로를 포함해 강력한 작동을 위해 필요한 모든 구성품이 포함되어 있습니다.

Fly-by 토폴로지에 대한 쓰기 레벨 및 읽기 레벨 지연 조정을 포함해 최적의 메모리 시스템 타이밍을 위해 Rambus FlexPhase 기술이 적용되어 있습니다. 메모리 컨트롤러가 수행하는 표준 DDR3 쓰기 레벨 보정 프로세스에 대한 지원이 제공됩니다.

Rambus는 자사의 DDR3 PHY를 PHY 개발 패키지(PDP)에 담아 제공함으로써 메모리 인터페이스 설계자들이 본인들만의 특정 응용 분야 요건에 맞도록 DDR3 구현을 맞춤화할 수 있게 되었습니다. Rambus는 PDP를 통해 PHY 아키텍처, 도식, 모형, 포괄적 레이아웃, 평면도, 검증 IP, 구현 문서, 테스트 문서, 설계 원고 및 시뮬레이션 파일을 포함해 성공적으로 인터페이스를 설계하는 데 필요한 구성 요소를 모두 제공하고 있습니다.

인터페이스 특징

• 800 ~ 1600MT/s의 데이터 전송 속도
• DDR3 및 DDR2 신호 전달 모드: SSTL_1.35, SSTL_1.5 및 SSTL_1.8 로직 레벨
• FlexPhase™의 데이터, 주소 및 클록 신호 시간 조정
• 프로그래밍이 가능한 출력 임피던스 및 온다이 터미네이션
• 출력 임피던스 및 온다이 터미네이션의 ZQ 보정
• ASIC 인터페이스를 위한 DLL 내장 및 인터페이스와 장치 클록 통합을 위한 고성능 PLL 내장
• 동기화가 가능한 설계 흐름과의 호환을 위한 동기화 ASIC 인터페이스
• 프로그래밍 가능한 출력 슬루율
• 전원 모드 관리 모듈
• PHY 내부 특성화 모듈
• 선본드 또는 플립-칩 패키지 지원