緩衝模組

背景

隨著記憶體系統的不斷發展，透過使用更寬的記憶體系統匯流排和更快的腳位訊號傳輸速率，記憶體系統頻寬將發展為更高級別。控制器封裝成本、主機板路由的複雜性和系統空間限制，使記憶體匯流排頻寬的增加越來越難，迫使各個公司將重點放在提高記憶體系統的每個腳位訊號傳輸速率上。

傳統的記憶體系統﹝如個人電腦和工作站}通常需要支援多個模組，以滿足將來記憶體容量升級的需要。透過使用允許每條資料匯流排線路有多個裝置的多點下傳拓撲，傳統記憶體匯流排支援多個模組。然而，由於多點下傳拓撲支援每條資料匯流排線路上的多個裝置，因此記憶體匯流排的電容負載增加。另外，支援多個模組的記憶體系統會有很長的匯流排線路，這些匯流排線路的相關電容會進一步增加匯流排上的電容負載。這些增加的負載會降低訊號完整性，從而限制記憶體系統的最大訊號傳輸速率。為實現更高的腳位訊號傳輸速率，需要縮短記憶體匯流排的長度並支援更少的模組。這些設計決策透過最小化電容負載的影響提高了訊號傳輸速率，但需要減少記憶體容量和支援的記憶體升級數量。

什麼是緩衝模組？

緩衝模組透過減少記憶體匯流排上的電容負載，提高記憶體匯流排的速度。但與限制匯流排長度和支援模組數量的傳統方法不同，緩衝模組透過增加記憶體模組數量來支援高記憶體容量。

圖 1 顯示了支援 DDR SDRAM 和 DDR2 SDRAM 的傳統記憶體系統的電容負載。圖 1 表明資料匯流排線路可以有多個電容負載。每條資料匯流排線路上的每個記憶體模組可以有 2 個電容負載﹝對於雙面模組，一個來自於模組前面的 DRAM，一個來自於模組背面的 DRAM﹞。隨著記憶體匯流排支援的模組數量增加，匯流排上的潛在電容負載也會增加。

圖 2 顯示了一些模組與記憶體控制器的物理距離遠於其它模組。在高速傳輸訊號的情況下，距離記憶體控制器較遠的模組將擁有比距離記憶體控制器較近的模組更高的存取延遲。由於這種存取延遲的不同，存取不同模組的背靠背記憶體參考可能引起記憶體匯流排發生「阻塞」，從而影響效率。為提高效率，可以將緩衝器設計為插入不同的延遲量，以使記憶體中所有模組的存取延遲相等﹝參見圖 3﹞。這樣可以管線化背靠背記憶體參考，從而提高記憶體系統的有效頻寬。

模組緩衝器還可以提供整合時脈和資料再生功能。訊號在記憶體匯流排中傳輸時會不斷衰減，如果訊號衰減太多，傳輸的資訊就會丟失。模組緩衝器提供了一種簡便機制，用於接收時脈和資料訊號，並將它們增強到原始訊號級別，從而提高記憶體匯流排上的訊號完整性。

模組緩衝器允許使用不同的匯流排頻寬，連線模組緩衝器（記憶體匯流排）以及將模組緩衝器連線至模組上的 DRAM（模組匯流排）。要降低腳位數、降低路由複雜性並節省主機板上的路由空間，可以使記憶體匯流排比模組匯流排窄。在這樣的系統中，記憶體匯流排的頻寬將大於或等於模組匯流排的頻寬，也就是說，記憶體匯流排的運作頻率高於模組匯流排。要管理不同頻寬和運作頻率的兩個匯流排之間的資訊交換，模組緩衝器需要有效進行序列至平行和平行至序列的轉換。

誰是受益者？

降低記憶體匯流排上的電容負載，並用模組緩衝器電氣隔離 DRAM，可以加快匯流排速度，從而提高記憶體匯流排和模組匯流排的腳位訊號傳輸速率和匯流排頻寬。這樣，緩衝模組可以使下面人員受益：

• 最終使用者：透過將 DRAM 與記憶體匯流排電氣隔離，降低電容負載。減少電容負載將加快記憶體匯流排和模組匯流排上的匯流排速度，從而提高系統效能。緩衝模組還可以建立以高記憶體匯流排速度運作的高容量記憶體系統 - 這種組合是實現伺服器高效能的基本要求。
• 控制器和主機板設計師：透過實現腳位高傳輸速率，緩衝模組允許控制器設計師減少 I/O 腳位數，從而降低封裝成本、元件數量、路由區域和路由複雜性。
• 模組製造商：將模組匯流排與記憶體匯流排電氣隔離，可以減少模組匯流排的長度。這些匯流排不再需要穿過接頭，從而增強了模組上的訊號完整性。