FlexPhase™ 時序調整

背景

進階記憶體解決方案，包括 Rambus XDR™，可使用 FlexPhase™ 技術來提高每個腳位的訊號傳輸率。在 XDR 系統中，FlexPhase 技術可預期不同線路上訊號之間的相位差，以及管理資料位元的傳輸，使資料在到達記憶體裝置時就已知傳送到記憶體裝置的命令及位址訊號之間的時序關係。FlexPhase 可以管理因線路長度(trace lengths)所造成的訊號傳播時間(signal propagation times)變異，以增強傳統的 DRAM 架構。

RAMBUS 解決方案

FlexPhase 透過下列方式以至增加系統資料傳輸率：

• 將 IO 訊號時序 (IO signal timing) 最佳化以改善時序空餘(timing margin)
• 增強Fly-by 命令/位址系統架構。
• 減少線路長度匹配(trace length matching)的需求。

在記憶體的電路板上及記憶體封裝對線路長度匹配的要求上，FlexPhase 技術可減少此項需求。如此簡化可大幅提昇設計上的彈性，更進而降低記憶體電路板及封裝上的成本。FlexPhase 同時也可透過對製程變異、晶片時脈錯位（on-chip clock skew)、驅動器與接收器的不匹配(driver/receiver mismatch)及時脈訊號駐波效應的動態補償，以減少許多時序偏移(timing offset)，進而改善整體系統的時序。

FlexPhase™ 電路技術為記憶體系統設計帶來了靈活、簡單和節省成本等優勢。

在 DRAM 系統中，FlexPhase 電路可用來最佳化資料及脈衝之間連接方式(optimize data and strobe placement)。FlexPhase 電路同時可用來精調資料、指令、位址及時脈訊號之間的時序關係。在傳統的 DRAM 架構中，為了補償訊號到達時間的不確定性，FlexPhase 電路可在控制器中用來校正輸入訊號的偏移(deskew incoming signals)。此外，FlexPhase 電路也可刻意注入一個時序偏移值 -「預先錯位」(preskew)資料，以便該資料可與命令/位址或時脈訊號在同一時間到達 DRAM 裝置。FlexPhase 可在每個引腳或引腳群組中透過對傳輸與接收相位偏移的調整，以減少一般記憶體系統內的系統時序誤差。

使用Fly-by architecture資料、訊號、指令、位址及時脈訊號在記憶控制器與 DRAM 之間傳播所需的時間，主要是受到控制器及 DRAM 裝置之間訊號傳播的線路長度所影響。在Fly-by architecture中，指令、位址及時脈訊號到達每個 DRAM 的時間不同，造成從每個 DRAM 裝置輸出的資料訊號時間也不同。FlexPhase 可在控制器中用來校正這些資料訊號的偏移(deskew)，不只可減少Fly-by architecture所造成的偏移，更可減少由系統固有時序偏移。同樣的，由於指令、位址及時脈訊號到達每個 DRAM 的時間不同，寫入操作至記憶體裝置的資料必須由控制器預先錯位(preskew)，以便將記憶體裝置所預期寫入資料的時間差異考慮在內。FlexPhase 可在減少系統固有時序偏移(inherent timing offsets)的同時，完成預先錯位(preskewing)。

傳統序列連結技術(serial link technologies)使用嵌入式時脈(embedded clock)來校正時序偏移(timing deskew)，FlexPhase 與之不同。偏移補償技術(deskewing techniques)， 一般仰賴 8b/10b 編碼以確保使用合適的轉變密度以還原時序，需要更多的晶片區域、增加了功耗、提高執行總時間(latency)、及遭受到 8b/10b 編碼相關的 20% 的頻寬損失(bandwidth penalty)。

FlexPhase 包括系統內時序特性化(in-system timing characterization)及自我測試功能，可更積極地提供高效能記憶系統的時序解決方案。整合在 Rambus 的 XDR 領先記憶系統內的FlexPhase 可使 XDR 記憶體系統 達到3.2 GHz 資料速率及 2.5 ps 的解析度(timing resolution)。

FlexPhase™ 操作

在XDR 範例系統中「讀取」存取操作時，整合FlexPhase 技術的記憶體控制器可決定及儲存所傳輸的控制訊號及從每個記憶體裝置中所接受的資料兩者之間的「接收」相位差。因此，各記憶體裝置所相對應的相位差可用來校正在不同時間到達記憶控制器的資料訊號，進而可適當重建從各個記憶體裝置中所存取的資料。

在「寫入」操作時，也可以同樣的過程為各記憶體裝置決定「傳輸」相位差並儲存於記億控制器內。這些傳輸相位差(transmit phase differences)之後可用來修改 (預先錯位 pre-skew) 所傳輸的命令/位址訊號及送到各記憶體裝置的資料之間的時序延遲(timing delay)。以下是說明Fly-by記憶體系統架構內使用 FlexPhase 時序預先錯位(timing pre-skew) 的範例：

優勢

裝置優勢：
在GHz 的速率下，FlexPhase 可以協助補償因製程變異造成時序誤差及記憶體操作效能。FlexPhase 方式可讓記憶體介面以 GHz 速率操作，使用「時脈與資料回覆」(Clock and Data Recovery, CDR) 技術的系統並沒有功耗、晶片區域及延遲時間損失的問題。FlexPhase 使用數位相位偏移(digital phase offsets)執行高速晶片介面的邊際測試(margin testing)，以改善可測試性。

系統優勢：
FlexPhase 技術精確地預期及精確校準因線路長度及阻抗變異所造成的訊號相位偏移，故可以放寬 PCB 線路長度的匹配需求(trace length matching)。　FlexPhase 的時序調整(timing adjustments)也使記憶體配置(memory layouts)更加簡化及更符合成本效益。FlexPhase 的時序調整(timing adjustments)也提供系統內測試及關鍵資料訊號的分析，使得高速連結測試(high speed links)更具效能。