Enhanced FlexPhase™ 時序調整

背景

進階的記憶體解決方案（包括 Rambus 的 XDR™2 記憶體結構）都使用 Enhanced FlexPhase™ 技術，以在超越 6.4Gbps 的操作中提高每個腳位的訊號傳輸率。在 XDR 系統中，FlexPhase 技術可預期不同線路上訊號之間的相位差，以及管理資料位元的傳輸，使資料在到達記憶體裝置時就已知傳送到記憶體裝置的命令及位址訊號之間的時序關係。FlexPhase 可以管理因線路長度所造成的訊號傳播時間變異，以增強傳統的 DRAM 架構。

RAMBUS 解決方案：

Enhanced FlexPhase 最佳化 IO 訊號時序以改善時序空餘，并消除在資料和指令/位置訊號路徑中匹配路線長度的要求，從而提升系統資料速率。在 FlexPhase 技術創新上建立的 Enhanced FlexPhase，增加了以下功能：

• 新電路創新，以提高相位線性和收緊過去 FlexPhase 技術的時序解決方案。
• 新穎的時序校準演算法，以最佳化活躍操作中和初期指令/位置的相位設置。
• 在足夠低的程度上，通過統計方式測量位元錯誤率（BER）的方法，可用於所有來源的決定性時基（DJ）。
• 能夠在分析記憶體系統時測量 BER 的功能。

在記憶體的電路板上及記憶體封裝對線路長度匹配的要求上，Enhanced FlexPhase 技術可減少此項需求。如此簡化可大幅提昇設計上的彈性，更進而降低記憶體電路板及封裝上的成本。Enhanced FlexPhase 同時也可透過對製程變異、晶片時脈錯位、驅動器與接收器的不匹配及時脈訊號駐波效應的動態補償，以減少許多時序偏移進，而改善整體系統的時序。Enhanced FlexPhase 通過 6.4Gbps 以上的訊號傳輸率帶來這些系統方面的優勢。Enhanced FlexPhase 電路技術為記憶體系統設計帶來靈活性、簡易性和節約的好處，同時促成極高的信號傳輸速度。

Enhanced FlexPhase 電路同時可用來精調資料、指令、位址及時脈訊號之間的時序關係。在傳統的 DRAM 架構中，為了補償訊號到達時間的不確定性，Enhanced FlexPhase 電路可在控制器中用來校正輸入訊號的偏移(deskew incoming signals)。此外，FlexPhase 電路還能夠刻意注入一個時序偏移值 -「預先錯位」﹝preskew﹞資料，使該資料與指令/位址或時脈信號在同一時間到達 DRAM 裝置。Enhanced FlexPhase 電流也同樣的能用於點對點指令和位址訊號。Enhanced FlexPhase 可在每個引腳或引腳群組中透過對傳輸與接收相位偏移的調整，以減少一般記憶體系統內的系統時序誤差。

和 FlexLink™C/A 一起使用時，Enhanced FlexPhase 可讓差動點對點指令和位址訊號以和資料相關的全速操作。Enhanced FlexPhase 預先錯位來自控制器的訊號，然後抵達 DRAM裝置的相位。C/A 訊號無需再匹配線路長度，同時補償有系統的時序錯誤。要在系統啟動時最佳化 C/A 訊號的相位設置，而 DRAM 和控制器運作狀況仍未全面起始化，是具有一定挑戰性的。Enhanced FlexPhase 結合了建立 C/A 訊號通訊的校準演算法，并加速搜尋最佳的相位值。在活躍的操作中，Enhanced FlexPhase 能夠定期調準 C/A 訊號的時序，而不會影響到 DRAM 的運作狀況。

就如 FlexPhase，Enhanced FlexPhase 有別於傳統的序列連結技術，即使用嵌入式時脈執行時序偏移校正。偏移校正技術， 一般仰賴 8b/10b 編碼以確保使用合適的轉變密度以還原時序，需要更多的晶片區域、增加了功耗、提高執行總時間(latency)、及遭受到 8b/10b 編碼相關的 20% 的頻寬損失。

Enhanced FlexPhase 包括系統內時序特性化及自我測試功能，可更積極地提供高效能記憶系統的時序解決方案。整合在 Rambus 的 XDR 2 領先記憶系統內的 Enhanced FlexPhase，可在 6.4Gbps 資料速率達到 12.5ps 的時序解析度。要達到此水平的時序解決方案，需要具備線性范圍的可編程調整的創新邊緣替代電路。Enhanced FlexPhase 提供持續范圍的時序調整。精確電路通過時脈週期調整 FlexPhase 時序值，而水平化邏輯提供多個時脈週期的調整功能。

Enhanced FlexPhase™ 運作

在 XDR 2 範例系統中「讀取」存取操作時，整合 Enhanced FlexPhase 技術的記憶體控制器可決定及儲存所傳輸的控制訊號及從每個記憶體裝置中所接受的資料兩者之間的「接收」相位差。因此，各記憶體裝置所相對應的相位差可用來校正在不同時間到達記憶控制器的資料訊號，進而可適當重建從各個記憶體裝置中所存取的資料。

在「寫入」操作時，也可以同樣的過程為各記憶體裝置決定「傳輸」相位差並儲存於記億控制器內。這些傳輸相位差之後可用來修改 (預先錯位) 所傳輸的命令/位址訊號及送到各記憶體裝置的資料之間的時序延遲。

在「讀取」和「寫入」操作時，若在 FlexLink C/A 使用 Enhanced FlexPhase，控制器發送的預先錯位指令和位址訊號將送達相應記憶體裝置的相位。至於資料電路，Enhanced FlexPhase C/A 電路則實行在訊號路徑的控制器端，以維持記憶體裝置成本和複雜性在低水平。

Enhanced FlexPhase 電路可和資料分析軟體一起使用，以測量位元錯誤率（BER）。結合創新校準演算法的高度精準電路，可在多個相位偏移成功測量成功的資料傳輸。通過定期的測量，Enhanced FlexPhase 電路可讓控制器收集所需的資料，以統計性的在解決方案確定 BER，這些解決方案可捕捉決定性時基源，如樣式性的碼間干擾 (ISI)、工作週期失真、定期的時基和不定期時基。

優勢

裝置優勢：

在 6.4Gbps 以上的速率下，Enhanced FlexPhase 可以協助補償因製程變異造成時序誤差及記憶體操作效能。Enhanced FlexPhase 技術可讓記憶體介面以這些高資料速率操作，使用「時脈與資料回覆」（CDR) 技術的系統並沒有功耗、晶片區域及延遲時間損失的問題。Enhanced FlexPhase 使用數位相位偏移執行高速晶片介面的空餘測試，以改善可測試性。

系統優勢：

Enhanced FlexPhase 技術精確地預期及精確校準因線路長度及阻抗變異所造成的訊號相位偏移，故可以放寬 PCB 線路長度的匹配需求。　Enhanced FlexPhase 的時序調整也使記憶體配置更加簡化及更符合成本效益。Enhanced FlexPhase 的時序調整也提供系統內測試及關鍵資料訊號的分析，使得高速連結測試更具效能。Enhanced FlexPhase 可讓設計師統計性的分析記憶體通道的 BER。