模組線程技術

概觀

模組線程技術採用平行處理模組資料存取，改進記憶體模組的生產量與電力功率。此創新把模組分成兩種單獨記憶體通道並把指令交錯至每種通道。結果此創新達到較小的最低傳輸大小並減少行啟動電源，而與傳統的 DIMM 模組相比，則提高了 50%的頻寬並降低了 20% 的記憶體功耗。

一般 DRAM 運作

最近趨向多核心處理和聚合圖表計算處理器，以提高DRAM 記憶體子系統的效能要求。多線程運算和圖形不僅需要更高的記憶體頻寬而且更提供更小片段的隨資料存取。然而，每代的 DRAM 的小量資料傳輸，變得越來越困難。雖然記憶體介面已經變得更快，但主記憶體核心頻率依然保持不變。因此，當從記憶體核心察覺到較大量的資料時，DRAM 就會施行核心預取，並進行序列到更快速的晶片外的介面，有效提高存取粒度。介面速度和核心速度之間的差異在目前的 DDR3 DRAM 相等於 8:1 的核心預取比率，但預期會在未來達到 16:1 的比率。這較大的預取比率和轉讓大小可導致低效率的運算，特別是對於那些需要提高存取速率至更小片的資料的多線程和圖形工作量。

現今運算平台的記憶體子系統，一般實行具有 64 位元寬資料匯流排和 28 位元指令/地址/時脈匯流排的 DIMM。在標準 DDR3 DIMM 模組裡，所有模組等級內的裝置同時透過單一指令/位址（C/A）進行存取。一個模組架構例子把八個（x8）DDR3 元件裝在一個並行印刷電路板模組，並以最低 64 位元組資料傳輸。

提高效率

把模組分到兩個不同的記憶體通道，以多線程工作量和較小的轉讓達到最佳效能，並通過同一套的指令複用的微量作為傳統的模組， 然而以不同晶片選擇各自的記憶體通道。在模組線程，每一侧的模組都能自由的存取，從而減少了最低轉讓規模至標準單通道模組的一半。

低功耗

模組線程可以降低主記憶體存取功耗。傳統的八裝置模組是把所有八個裝置激活﹝ACT﹞全部八個DRAM 然後以讀或寫﹝COL﹞操作。單線程或雙通道模組只能通過激活四個裝置完成同一資料傳送，然後為那些裝置進行兩個連貫讀或寫操作。因為每次存取僅激活四個裝置而非八個裝置，所以單線程或雙通道模組能以一半的裝置列啟動電源，以達到相同頻寬。在記憶體系統，這將減少大約 20% 總模組功耗。

增加頻寬

另一個好處是模組線程能提供持續增加頻寬的高資料速率。DRAM 裝置的功耗限制造成了許多現代工業標準 DRAM 的有限頻寬。新一代 DDR3 DRAM，只有有限的記憶體庫可以用來保護 DRAM 的電力傳送網絡，並為記憶體核心保持一個穩定的電壓。此參數，也被認為是 tFAW（四個激活時段）允許在tFAW 滾動視窗激活四個記憶體庫而已。

一旦四個記憶體庫已經在特定的 tFAW 時段發送，tFAW 將為運算系統限制記憶體控制器發出額外的行激活命令。這使記憶體控制器失去資料頻寬。由於一些制約，DDR3 DRAM 以 1600Mbps 資料速率運行，將丟失高達 50% 的資料頻寬。模組線程的 DRAM 往往在傳統模組被激活至一半，所以模組線程的持續頻寬沒有任何核心參數的限制。

摘要

• 模組線程技術能改進傳輸效率和更小存取粒度，同時保持商品成本架構的模塊。
• 模組線程技術減少一半的行活化作用，並減低 20% 總記憶體功耗。
• 與目前的DDR3 模組但受核心參數限制﹝tFAW 和 tRRD﹞相比，模組線程技術以傳輸高達 50%，改善 64 位元組的模組頻寬。