晶片上終端電阻﹝ODT﹞校正

摘要

隨著數位系統效能要求的不斷提高，就更加需要提供能在訊號傳輸速率較高的條件下，支援可靠運作的訊號完整性。

訊號線終端是管理訊號完整性非常有用的元件。訊號線終端可在記憶體裝置外部或記憶體裝置內部使用。在 DRAM 裝置內採用電阻終端，通常稱為晶片上的終端電阻﹝ODT﹞，透過減少晶片外的終端電阻所引起的電不連續性，從而改善訊號環境。

製造程序變化以及電壓與溫度變化可導致 ODT 元件電阻特性的變化。因此，有必要對終端元件執行較正，此類校正一般在晶片上執行。

背景

傳統 DRAM 記憶體模組架構，通常包括下圖顯示的主機板上的線終端電阻器。雖然主機板上的終端電阻器減少訊號線上的一些反射，但是它們無法防止連接到模組的 DRAM 斷線所引起的反射。正如下圖所顯示，記憶體控制器傳播至 DRAM 的訊號在連接至模組上的 DRAM 的斷線出現阻抗不連續性。沿著斷線傳播至 DRAM 的訊號將會反射回到訊號線上，從而引起不必要的訊號干擾。隨著更高的資料速率以及更長的斷線長度，此類晶片外的終端電阻所不能解決的干擾與相應訊號損壞變得更加明顯。包含多種 DRAM 模組的較大多點系統引起更多反射，並隨之增加更多反射性干擾，從而造成進一步的訊號損壞。

透過將終端電阻放置在晶片而非主機板上，線不連續性所造成的反射將大幅降低，從而產生更乾淨的訊號與更快速的資料速率。下圖顯示晶片上的終端電阻的執行。

Rambus 解決方案

ODT 校正技術校正終端阻抗，以最佳化訊號反射的減少。ODT 校正允許建立能彌補處理程序與運作條件變化的最佳終端數值。

經校正的 ODT 數值大幅地減少不必要的訊號反射，並同時最少衰減因增加電阻負載而引起的訊號擺幅幅度。所產生的更乾淨資料訊號，允許更高的資料速率。

以下圖解顯示達到 ODT 校正的範例。顯示的電路可建立與外部精密電阻器相應的 ODT 阻抗。相同的外部電阻器也適用於輸出驅動程式校正。

在下圖以 ODT 控制﹝0：8﹞顯示的 ODT 校正控制器，將 ODT 電阻器網路的電壓落差與外部電阻器的電壓落差﹝在圖中以 Vext 顯示﹞進行比較。控制器以粗調和細調修改電阻器網路，以達到近似外部參考電阻的阻抗數值。

什麼領域能從中受益？

從 ODT 校正受益的領域包括：

裝置優勢：

增強的訊號效能允許更高的資料速率，從而讓設計師達到卓越的 DRAM 裝置與模組效能。

子系統優勢：

放置在 DRAM 裝置上的終端元件從 PCB 移除這些元件。透過減少主機板上的元件與訊號線數目，主機板的成本與複雜性大大降低，並同時達到提高的穩定性。

系統優勢：

透過使用經校正的 ODT，從而達到改進的訊號完整性並支援卓越的資料速率與模組效能。在需要時才啟用電阻器能達到可攜式裝置的減少耗電率與更長的電池壽命，從而減少這些終端所引起的靜電電流。